new file:   verilog/rtl/alu_xor_4.v
	new file:   verilog/rtl/macro_10.v
	new file:   verilog/rtl/macro_15.v
	new file:   verilog/rtl/macro_7.v
	new file:   verilog/rtl/macro_decap_12.v
	new file:   verilog/rtl/macro_decap_3.v
	new file:   verilog/rtl/macro_golden.v
	new file:   verilog/rtl/macro_nodecap.v
	new file:   verilog/rtl/macro_nofill.v
	def/macro_10.def
	def/macro_15.def
	def/macro_7.def
	def/macro_decap_12.def
	def/macro_decap_3.def
	def/macro_golden.def
	def/macro_nodecap.def
	def/macro_nofill.def
	gds/
	lef/macro_10.lef
	lef/macro_15.lef
	lef/macro_7.lef
lef/macro_decap_12.lef
	lef/macro_decap_3.lef
	lef/macro_golden.lef
	lef/macro_nodecap.lef
	lef/macro_nofill.lef
	lib/
	mag/macro_10.mag
	mag/macro_15.mag
	mag/macro_7.mag
	mag/macro_decap_12.mag
	mag/macro_decap_3.mag
	mag/macro_golden.mag
	mag/macro_nodecap.mag
	mag/macro_nofill.mag
	maglef/macro_10.mag
	maglef/macro_15.mag
	maglef/macro_7.mag
	maglef/macro_decap_12.mag
	maglef/macro_decap_3.mag
	maglef/macro_golden.mag
	maglef/macro_nodecap.mag
	maglef/macro_nofill.mag
	openlane/user_proj_example/config_15.json
	openlane/user_proj_example/config_7.json
	openlane/user_proj_example/config_decap_12.json
openlane/user_proj_example/config_decap_3
	openlane/user_proj_example/config_golden.json
	openlane/user_proj_example/config_nodecap.json
	openlane/user_proj_example/config_nofill.json
	openlane/user_project_wrapper/macro_1.cfg
	sdc/
	sdf/
	signoff/user_proj_example/metrics.csv
	signoff/user_project_wrapper/metrics.csv
	spef/
	spi/lvs/macro_10.spice
	spi/lvs/macro_15.spice
	spi/lvs/macro_7.spice
	spi/lvs/macro_decap_12.spice
	spi/lvs/macro_decap_3.spice
	spi/lvs/macro_golden.spice
	spi/lvs/macro_nodecap.spice
	spi/lvs/macro_nofill.spice
	verilog/dv/macro_10/
	verilog/dv/macro_15/
	verilog/dv/macro_7/
verilog/dv/macro_decap12/
	verilog/dv/macro_decap3/
verilog/dv/macro_golden/
verilog/dv/macro_no_decap/
	verilog/dv/macro_no_fill/
	verilog/gl/macro_10.nl.v
	verilog/gl/macro_10.v
	verilog/gl/macro_15.nl.v
	verilog/gl/macro_15.v
	verilog/gl/macro_7.nl.v
	verilog/gl/macro_7.v
	verilog/gl/macro_decap_12.nl.v
	verilog/gl/macro_decap_12.v
	verilog/gl/macro_decap_3.nl.v
	verilog/gl/macro_decap_3.v
	verilog/gl/macro_golden.nl.v
	verilog/gl/macro_golden.v
	verilog/gl/macro_nodecap.nl.v
	verilog/gl/macro_nodecap.v
	verilog/gl/macro_nofill.nl.v
	verilog/gl/macro_nofill.v
	verilog/gl/user_project_wrapper.nl.v
10 files changed
tree: ea6a3270f0a1d6cc6ffb52069fe62c971643e1d7
  1. .github/
  2. def/
  3. docs/
  4. lef/
  5. mag/
  6. maglef/
  7. openlane/
  8. signoff/
  9. spi/
  10. verilog/
  11. .gitignore
  12. LICENSE
  13. Makefile
  14. README.md
README.md

Caravel User Project

License UPRJ_CI Caravel Build

ALU-Radiation Hardened By Design (RHBD)