| [ |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "C", |
| "D", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "C", |
| "D", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR" |
| ], [ |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR" |
| ], [ |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "C_N", |
| "D_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "C_N", |
| "D_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "VGND", |
| "VPWR" |
| ], [ |
| "VGND", |
| "VPWR" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "DIODE", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR" |
| ], [ |
| "DIODE", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR" |
| ], [ |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR" |
| ], [ |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR" |
| ], [ |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "C", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "C", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR" |
| ], [ |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR" |
| ], [ |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "C", |
| "D", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "C", |
| "D", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "C1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "C1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "B2", |
| "C1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "B2", |
| "C1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A_N", |
| "B", |
| "C", |
| "D", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A_N", |
| "B", |
| "C", |
| "D", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A_N", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A_N", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "C_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "C_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "C1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "C1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "C", |
| "D_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "C", |
| "D_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "C", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "C", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "B2", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "B2", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "C", |
| "D", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "C", |
| "D", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "A3", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "A3", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "B1_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "C", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "C", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "CLK", |
| "D", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Q" |
| ], [ |
| "CLK", |
| "D", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Q" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A", |
| "B_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "C", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "C", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "CLK", |
| "D", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Q" |
| ], [ |
| "CLK", |
| "D", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Q" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A1", |
| "A2", |
| "B1_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "C_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "C_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "C_N", |
| "D_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "C_N", |
| "D_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1_N", |
| "A2_N", |
| "B1", |
| "B2", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1_N", |
| "A2_N", |
| "B1", |
| "B2", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "A3", |
| "B1", |
| "C1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "A3", |
| "B1", |
| "C1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "C1", |
| "D1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "C1", |
| "D1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "A3", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "A3", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "B2", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "B2", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "C_N", |
| "D_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "C_N", |
| "D_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A_N", |
| "B", |
| "C", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A_N", |
| "B", |
| "C", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "C", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A", |
| "B", |
| "C", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A_N", |
| "B", |
| "C", |
| "D", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A_N", |
| "B", |
| "C", |
| "D", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "A3", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "A3", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "C", |
| "D_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "C", |
| "D_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1_N", |
| "A2_N", |
| "B1", |
| "B2", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1_N", |
| "A2_N", |
| "B1", |
| "B2", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "C", |
| "D_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "C", |
| "D_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "A3", |
| "A4", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "A3", |
| "A4", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A_N", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A_N", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "A3", |
| "A4", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "A3", |
| "A4", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A1", |
| "A2", |
| "B1_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "B2", |
| "C1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "B2", |
| "C1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "name": [ |
| "BMem", |
| "BMem" |
| ], |
| "devices": [ |
| [ |
| ["sky130_fd_sc_hd__or4_1", 344], |
| ["sky130_fd_sc_hd__fill_2", 1], |
| ["sky130_fd_sc_hd__decap_4", 1], |
| ["sky130_fd_sc_hd__or4bb_1", 2], |
| ["sky130_fd_sc_hd__tapvpwrvgnd_1", 1], |
| ["sky130_fd_sc_hd__diode_2", 136], |
| ["sky130_fd_sc_hd__fill_1", 1], |
| ["sky130_fd_sc_hd__decap_3", 1], |
| ["sky130_fd_sc_hd__decap_12", 1], |
| ["sky130_fd_sc_hd__nor2_1", 208], |
| ["sky130_fd_sc_hd__buf_2", 90], |
| ["sky130_fd_sc_hd__or3_1", 78], |
| ["sky130_fd_sc_hd__decap_6", 1], |
| ["sky130_fd_sc_hd__or2_1", 99], |
| ["sky130_fd_sc_hd__nand2_1", 6], |
| ["sky130_fd_sc_hd__decap_8", 1], |
| ["sky130_fd_sc_hd__nor2_2", 43], |
| ["sky130_fd_sc_hd__or4_2", 14], |
| ["sky130_fd_sc_hd__dlymetal6s2s_1", 65], |
| ["sky130_fd_sc_hd__clkbuf_2", 114], |
| ["sky130_fd_sc_hd__o211a_1", 24], |
| ["sky130_fd_sc_hd__o221a_1", 3], |
| ["sky130_fd_sc_hd__nand4b_4", 4], |
| ["sky130_fd_sc_hd__and2b_2", 1], |
| ["sky130_fd_sc_hd__a21oi_1", 18], |
| ["sky130_fd_sc_hd__a21o_2", 1], |
| ["sky130_fd_sc_hd__or3b_1", 6], |
| ["sky130_fd_sc_hd__or2_2", 23], |
| ["sky130_fd_sc_hd__or2_4", 3], |
| ["sky130_fd_sc_hd__inv_2", 8], |
| ["sky130_fd_sc_hd__a211o_1", 14], |
| ["sky130_fd_sc_hd__or4b_1", 13], |
| ["sky130_fd_sc_hd__clkbuf_1", 13], |
| ["sky130_fd_sc_hd__and2_1", 10], |
| ["sky130_fd_sc_hd__o21a_1", 1], |
| ["sky130_fd_sc_hd__and3_1", 4], |
| ["sky130_fd_sc_hd__a21oi_2", 11], |
| ["sky130_fd_sc_hd__o22a_1", 2], |
| ["sky130_fd_sc_hd__or4_4", 1], |
| ["sky130_fd_sc_hd__o31a_1", 2], |
| ["sky130_fd_sc_hd__o21ba_1", 4], |
| ["sky130_fd_sc_hd__clkbuf_16", 1], |
| ["sky130_fd_sc_hd__or3_4", 3], |
| ["sky130_fd_sc_hd__dfxtp_2", 14], |
| ["sky130_fd_sc_hd__a21o_1", 3], |
| ["sky130_fd_sc_hd__nor2b_4", 1], |
| ["sky130_fd_sc_hd__nand2_2", 3], |
| ["sky130_fd_sc_hd__nand2_4", 2], |
| ["sky130_fd_sc_hd__or2b_1", 8], |
| ["sky130_fd_sc_hd__or3_2", 4], |
| ["sky130_fd_sc_hd__dfxtp_1", 16], |
| ["sky130_fd_sc_hd__buf_4", 5], |
| ["sky130_fd_sc_hd__a21oi_4", 2], |
| ["sky130_fd_sc_hd__o21bai_1", 5], |
| ["sky130_fd_sc_hd__and2_2", 2], |
| ["sky130_fd_sc_hd__clkbuf_4", 22], |
| ["sky130_fd_sc_hd__or3b_4", 2], |
| ["sky130_fd_sc_hd__or4bb_2", 4], |
| ["sky130_fd_sc_hd__nor2_4", 2], |
| ["sky130_fd_sc_hd__o2bb2a_1", 1], |
| ["sky130_fd_sc_hd__o21ai_1", 5], |
| ["sky130_fd_sc_hd__a311o_1", 2], |
| ["sky130_fd_sc_hd__a2111o_1", 7], |
| ["sky130_fd_sc_hd__a31o_1", 6], |
| ["sky130_fd_sc_hd__o22ai_2", 2], |
| ["sky130_fd_sc_hd__or4bb_4", 1], |
| ["sky130_fd_sc_hd__and3b_1", 1], |
| ["sky130_fd_sc_hd__nor3_1", 1], |
| ["sky130_fd_sc_hd__nand4b_2", 1], |
| ["sky130_fd_sc_hd__a31o_2", 1], |
| ["sky130_fd_sc_hd__and2_4", 1], |
| ["sky130_fd_sc_hd__or4b_4", 2], |
| ["sky130_fd_sc_hd__a2bb2o_1", 1], |
| ["sky130_fd_sc_hd__o21ai_2", 1], |
| ["sky130_fd_sc_hd__or4b_2", 2], |
| ["sky130_fd_sc_hd__a41o_1", 2], |
| ["sky130_fd_sc_hd__and2b_1", 2], |
| ["sky130_fd_sc_hd__o41a_1", 1], |
| ["sky130_fd_sc_hd__o21bai_2", 1], |
| ["sky130_fd_sc_hd__or2b_2", 1], |
| ["sky130_fd_sc_hd__o21a_2", 1], |
| ["sky130_fd_sc_hd__a221o_1", 1 ] |
| ], [ |
| ["sky130_fd_sc_hd__or4_1", 344 ], |
| ["sky130_fd_sc_hd__fill_2", 1 ], |
| ["sky130_fd_sc_hd__decap_4", 1 ], |
| ["sky130_fd_sc_hd__or4bb_1", 2 ], |
| ["sky130_fd_sc_hd__tapvpwrvgnd_1", 1 ], |
| ["sky130_fd_sc_hd__diode_2", 136 ], |
| ["sky130_fd_sc_hd__fill_1", 1 ], |
| ["sky130_fd_sc_hd__decap_3", 1 ], |
| ["sky130_fd_sc_hd__decap_12", 1 ], |
| ["sky130_fd_sc_hd__nor2_1", 208 ], |
| ["sky130_fd_sc_hd__buf_2", 90 ], |
| ["sky130_fd_sc_hd__or3_1", 78 ], |
| ["sky130_fd_sc_hd__decap_6", 1 ], |
| ["sky130_fd_sc_hd__or2_1", 99 ], |
| ["sky130_fd_sc_hd__nand2_1", 6 ], |
| ["sky130_fd_sc_hd__decap_8", 1 ], |
| ["sky130_fd_sc_hd__nor2_2", 43 ], |
| ["sky130_fd_sc_hd__or4_2", 14 ], |
| ["sky130_fd_sc_hd__dlymetal6s2s_1", 65 ], |
| ["sky130_fd_sc_hd__clkbuf_2", 114 ], |
| ["sky130_fd_sc_hd__o211a_1", 24 ], |
| ["sky130_fd_sc_hd__o221a_1", 3 ], |
| ["sky130_fd_sc_hd__nand4b_4", 4 ], |
| ["sky130_fd_sc_hd__and2b_2", 1 ], |
| ["sky130_fd_sc_hd__a21oi_1", 18 ], |
| ["sky130_fd_sc_hd__a21o_2", 1 ], |
| ["sky130_fd_sc_hd__or3b_1", 6 ], |
| ["sky130_fd_sc_hd__or2_2", 23 ], |
| ["sky130_fd_sc_hd__or2_4", 3 ], |
| ["sky130_fd_sc_hd__inv_2", 8 ], |
| ["sky130_fd_sc_hd__a211o_1", 14 ], |
| ["sky130_fd_sc_hd__or4b_1", 13 ], |
| ["sky130_fd_sc_hd__clkbuf_1", 13 ], |
| ["sky130_fd_sc_hd__and2_1", 10 ], |
| ["sky130_fd_sc_hd__o21a_1", 1 ], |
| ["sky130_fd_sc_hd__and3_1", 4 ], |
| ["sky130_fd_sc_hd__a21oi_2", 11 ], |
| ["sky130_fd_sc_hd__o22a_1", 2 ], |
| ["sky130_fd_sc_hd__or4_4", 1 ], |
| ["sky130_fd_sc_hd__o31a_1", 2 ], |
| ["sky130_fd_sc_hd__o21ba_1", 4 ], |
| ["sky130_fd_sc_hd__clkbuf_16", 1 ], |
| ["sky130_fd_sc_hd__or3_4", 3 ], |
| ["sky130_fd_sc_hd__dfxtp_2", 14 ], |
| ["sky130_fd_sc_hd__a21o_1", 3 ], |
| ["sky130_fd_sc_hd__nor2b_4", 1 ], |
| ["sky130_fd_sc_hd__nand2_2", 3 ], |
| ["sky130_fd_sc_hd__nand2_4", 2 ], |
| ["sky130_fd_sc_hd__or2b_1", 8 ], |
| ["sky130_fd_sc_hd__or3_2", 4 ], |
| ["sky130_fd_sc_hd__dfxtp_1", 16 ], |
| ["sky130_fd_sc_hd__buf_4", 5 ], |
| ["sky130_fd_sc_hd__a21oi_4", 2 ], |
| ["sky130_fd_sc_hd__o21bai_1", 5 ], |
| ["sky130_fd_sc_hd__and2_2", 2 ], |
| ["sky130_fd_sc_hd__clkbuf_4", 22 ], |
| ["sky130_fd_sc_hd__or3b_4", 2 ], |
| ["sky130_fd_sc_hd__or4bb_2", 4 ], |
| ["sky130_fd_sc_hd__nor2_4", 2 ], |
| ["sky130_fd_sc_hd__o2bb2a_1", 1 ], |
| ["sky130_fd_sc_hd__o21ai_1", 5 ], |
| ["sky130_fd_sc_hd__a311o_1", 2 ], |
| ["sky130_fd_sc_hd__a2111o_1", 7 ], |
| ["sky130_fd_sc_hd__a31o_1", 6 ], |
| ["sky130_fd_sc_hd__o22ai_2", 2 ], |
| ["sky130_fd_sc_hd__or4bb_4", 1 ], |
| ["sky130_fd_sc_hd__and3b_1", 1 ], |
| ["sky130_fd_sc_hd__nor3_1", 1 ], |
| ["sky130_fd_sc_hd__nand4b_2", 1 ], |
| ["sky130_fd_sc_hd__a31o_2", 1 ], |
| ["sky130_fd_sc_hd__and2_4", 1 ], |
| ["sky130_fd_sc_hd__or4b_4", 2 ], |
| ["sky130_fd_sc_hd__a2bb2o_1", 1 ], |
| ["sky130_fd_sc_hd__o21ai_2", 1 ], |
| ["sky130_fd_sc_hd__or4b_2", 2 ], |
| ["sky130_fd_sc_hd__a41o_1", 2 ], |
| ["sky130_fd_sc_hd__and2b_1", 2 ], |
| ["sky130_fd_sc_hd__o41a_1", 1 ], |
| ["sky130_fd_sc_hd__o21bai_2", 1 ], |
| ["sky130_fd_sc_hd__or2b_2", 1 ], |
| ["sky130_fd_sc_hd__o21a_2", 1 ], |
| ["sky130_fd_sc_hd__a221o_1", 1 ] |
| ] |
| ], |
| "nets": [ |
| 1384, |
| 1384 |
| ], |
| "badnets": [ |
| ], |
| "badelements": [ |
| ], |
| "pins": [ |
| [ |
| "io_bmem_rdata[0]", |
| "io_bmem_rdata[30]", |
| "io_bmem_rdata[31]", |
| "io_bmem_rdata[1]", |
| "io_bmem_rdata[7]", |
| "io_bmem_rdata[5]", |
| "io_bmem_rdata[23]", |
| "io_bmem_rdata[13]", |
| "io_bmem_rdata[10]", |
| "io_bmem_rdata[2]", |
| "io_bmem_rdata[6]", |
| "io_bmem_rdata[28]", |
| "io_bmem_rdata[29]", |
| "io_bmem_rdata[9]", |
| "io_bmem_rdata[17]", |
| "io_bmem_rdata[25]", |
| "io_bmem_rdata[15]", |
| "io_bmem_rdata[14]", |
| "io_bmem_rdata[18]", |
| "io_bmem_rdata[24]", |
| "io_bmem_rdata[8]", |
| "io_bmem_rdata[4]", |
| "io_bmem_rdata[3]", |
| "io_bmem_rdata[22]", |
| "io_bmem_rdata[11]", |
| "io_bmem_rdata[20]", |
| "io_bmem_rdata[21]", |
| "io_bmem_rdata[12]", |
| "io_bmem_rdata[16]", |
| "io_bmem_rdata[19]", |
| "io_bmem_rdata[26]", |
| "io_bmem_rdata[27]", |
| "vssd1", |
| "vccd1", |
| "clock", |
| "io_bmem_addr[3]", |
| "io_bmem_addr[4]", |
| "io_bmem_addr[5]", |
| "io_bmem_addr[7]", |
| "io_bmem_addr[8]", |
| "io_bmem_addr[9]", |
| "reset", |
| "io_bmem_addr[6]", |
| "io_bmem_addr[2]", |
| "io_bmem_addr[0]", |
| "io_bmem_addr[10]", |
| "io_bmem_addr[11]", |
| "io_bmem_addr[12]", |
| "io_bmem_addr[13]", |
| "io_bmem_addr[14]", |
| "io_bmem_addr[15]", |
| "io_bmem_addr[16]", |
| "io_bmem_addr[17]", |
| "io_bmem_addr[18]", |
| "io_bmem_addr[19]", |
| "io_bmem_addr[1]", |
| "io_bmem_addr[20]", |
| "io_bmem_addr[21]", |
| "io_bmem_addr[22]", |
| "io_bmem_addr[23]", |
| "io_bmem_addr[24]", |
| "io_bmem_addr[25]", |
| "io_bmem_addr[26]", |
| "io_bmem_addr[27]", |
| "io_bmem_addr[28]", |
| "io_bmem_addr[29]", |
| "io_bmem_addr[30]", |
| "io_bmem_addr[31]" |
| ], [ |
| "io_bmem_rdata[0]", |
| "io_bmem_rdata[30]", |
| "io_bmem_rdata[31]", |
| "io_bmem_rdata[1]", |
| "io_bmem_rdata[7]", |
| "io_bmem_rdata[5]", |
| "io_bmem_rdata[23]", |
| "io_bmem_rdata[13]", |
| "io_bmem_rdata[10]", |
| "io_bmem_rdata[2]", |
| "io_bmem_rdata[6]", |
| "io_bmem_rdata[28]", |
| "io_bmem_rdata[29]", |
| "io_bmem_rdata[9]", |
| "io_bmem_rdata[17]", |
| "io_bmem_rdata[25]", |
| "io_bmem_rdata[15]", |
| "io_bmem_rdata[14]", |
| "io_bmem_rdata[18]", |
| "io_bmem_rdata[24]", |
| "io_bmem_rdata[8]", |
| "io_bmem_rdata[4]", |
| "io_bmem_rdata[3]", |
| "io_bmem_rdata[22]", |
| "io_bmem_rdata[11]", |
| "io_bmem_rdata[20]", |
| "io_bmem_rdata[21]", |
| "io_bmem_rdata[12]", |
| "io_bmem_rdata[16]", |
| "io_bmem_rdata[19]", |
| "io_bmem_rdata[26]", |
| "io_bmem_rdata[27]", |
| "vssd1", |
| "vccd1", |
| "clock", |
| "io_bmem_addr[3]", |
| "io_bmem_addr[4]", |
| "io_bmem_addr[5]", |
| "io_bmem_addr[7]", |
| "io_bmem_addr[8]", |
| "io_bmem_addr[9]", |
| "reset", |
| "io_bmem_addr[6]", |
| "io_bmem_addr[2]", |
| "io_bmem_addr[0]", |
| "io_bmem_addr[10]", |
| "io_bmem_addr[11]", |
| "io_bmem_addr[12]", |
| "io_bmem_addr[13]", |
| "io_bmem_addr[14]", |
| "io_bmem_addr[15]", |
| "io_bmem_addr[16]", |
| "io_bmem_addr[17]", |
| "io_bmem_addr[18]", |
| "io_bmem_addr[19]", |
| "io_bmem_addr[1]", |
| "io_bmem_addr[20]", |
| "io_bmem_addr[21]", |
| "io_bmem_addr[22]", |
| "io_bmem_addr[23]", |
| "io_bmem_addr[24]", |
| "io_bmem_addr[25]", |
| "io_bmem_addr[26]", |
| "io_bmem_addr[27]", |
| "io_bmem_addr[28]", |
| "io_bmem_addr[29]", |
| "io_bmem_addr[30]", |
| "io_bmem_addr[31]" |
| ] |
| ] |
| } |
| ] |