| [ |
| { |
| "pins": [ |
| [ |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR" |
| ], [ |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR" |
| ], [ |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR" |
| ], [ |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR" |
| ], [ |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "DIODE", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR" |
| ], [ |
| "DIODE", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR" |
| ], [ |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR" |
| ], [ |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "VGND", |
| "VPWR" |
| ], [ |
| "VGND", |
| "VPWR" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A0", |
| "A1", |
| "S", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A0", |
| "A1", |
| "S", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR" |
| ], [ |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "CLK", |
| "D", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Q" |
| ], [ |
| "CLK", |
| "D", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Q" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "C", |
| "D_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "C", |
| "D_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1_N", |
| "A2_N", |
| "B1", |
| "B2", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1_N", |
| "A2_N", |
| "B1", |
| "B2", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "A3", |
| "B1", |
| "B2", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "A3", |
| "B1", |
| "B2", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "C", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "C", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "C", |
| "D", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "C", |
| "D", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "C1", |
| "D1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "C1", |
| "D1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "B2", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "B2", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "C1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "C1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "CLK", |
| "D", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Q" |
| ], [ |
| "CLK", |
| "D", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Q" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1_N", |
| "A2_N", |
| "B1", |
| "B2", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1_N", |
| "A2_N", |
| "B1", |
| "B2", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "B2", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "B2", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "C1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "C1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "B2", |
| "C1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "B2", |
| "C1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "B2", |
| "C1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "B2", |
| "C1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "B2", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "B2", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "C_N", |
| "D_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "C_N", |
| "D_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "C", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "C", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "C_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "C_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "A3", |
| "B1", |
| "C1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "A3", |
| "B1", |
| "C1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "B2", |
| "C1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "B2", |
| "C1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "C", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "C", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A", |
| "B_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "A3", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "A3", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "C1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "C1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "B2", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "B2", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "B1_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "A3", |
| "B1", |
| "C1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "A3", |
| "B1", |
| "C1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "A3", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A1", |
| "A2", |
| "A3", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A0", |
| "A1", |
| "S", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A0", |
| "A1", |
| "S", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "A3", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "A3", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "C", |
| "D", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "C", |
| "D", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A_N", |
| "B", |
| "C", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A_N", |
| "B", |
| "C", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1_N", |
| "A2_N", |
| "B1", |
| "B2", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1_N", |
| "A2_N", |
| "B1", |
| "B2", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "C", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A", |
| "B", |
| "C", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "C", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "C", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A_N", |
| "B", |
| "C", |
| "D", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A_N", |
| "B", |
| "C", |
| "D", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "B1_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "A3", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "A3", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A1", |
| "A2", |
| "B1_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "C_N", |
| "D_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "C_N", |
| "D_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "A3", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A1", |
| "A2", |
| "A3", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "C", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A", |
| "B", |
| "C", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "C", |
| "D_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "C", |
| "D_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "B2", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "B2", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A_N", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A_N", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "A3", |
| "B1", |
| "C1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "A3", |
| "B1", |
| "C1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "C", |
| "D", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "C", |
| "D", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "C", |
| "D_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "C", |
| "D_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "C1", |
| "D1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "C1", |
| "D1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "C", |
| "D", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "C", |
| "D", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "A3", |
| "B1", |
| "B2", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "A3", |
| "B1", |
| "B2", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A_N", |
| "B", |
| "C", |
| "D", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A_N", |
| "B", |
| "C", |
| "D", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A_N", |
| "B", |
| "C", |
| "D", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A_N", |
| "B", |
| "C", |
| "D", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "C1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "C1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "B2", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "B2", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "A3", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A1", |
| "A2", |
| "A3", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A_N", |
| "B_N", |
| "C", |
| "D", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A_N", |
| "B_N", |
| "C", |
| "D", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A_N", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A_N", |
| "B", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "C", |
| "D", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A", |
| "B", |
| "C", |
| "D", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A1", |
| "A2", |
| "B1_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1_N", |
| "A2_N", |
| "B1", |
| "B2", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1_N", |
| "A2_N", |
| "B1", |
| "B2", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "B1_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A0", |
| "A1", |
| "S", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A0", |
| "A1", |
| "S", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "B2", |
| "C1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "B2", |
| "C1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "C_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A", |
| "B", |
| "C_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "C", |
| "D_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A", |
| "B", |
| "C", |
| "D_N", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "CLK", |
| "D", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Q" |
| ], [ |
| "CLK", |
| "D", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Q" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "A3", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A1", |
| "A2", |
| "A3", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "B2", |
| "C1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "B2", |
| "C1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "A3", |
| "A4", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1", |
| "A2", |
| "A3", |
| "A4", |
| "B1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A0", |
| "A1", |
| "S", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A0", |
| "A1", |
| "S", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "C1", |
| "D1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "C1", |
| "D1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A_N", |
| "B", |
| "C", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A_N", |
| "B", |
| "C", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "C", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "C", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "A3", |
| "B1", |
| "C1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ], [ |
| "A1", |
| "A2", |
| "A3", |
| "B1", |
| "C1", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1_N", |
| "A2_N", |
| "B1", |
| "B2", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ], [ |
| "A1_N", |
| "A2_N", |
| "B1", |
| "B2", |
| "VGND", |
| "VNB", |
| "VPB", |
| "VPWR", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "name": [ |
| "WB_InterConnect", |
| "WB_InterConnect" |
| ], |
| "devices": [ |
| [ |
| ["sky130_fd_sc_hd__decap_12", 1], |
| ["sky130_fd_sc_hd__decap_6", 1], |
| ["sky130_fd_sc_hd__fill_1", 1], |
| ["sky130_fd_sc_hd__fill_2", 1], |
| ["sky130_fd_sc_hd__clkbuf_2", 168], |
| ["sky130_fd_sc_hd__diode_2", 635], |
| ["sky130_fd_sc_hd__decap_8", 1], |
| ["sky130_fd_sc_hd__or2_1", 131], |
| ["sky130_fd_sc_hd__decap_4", 1], |
| ["sky130_fd_sc_hd__tapvpwrvgnd_1", 1], |
| ["sky130_fd_sc_hd__mux2_1", 143], |
| ["sky130_fd_sc_hd__decap_3", 1], |
| ["sky130_fd_sc_hd__clkbuf_1", 194], |
| ["sky130_fd_sc_hd__dfxtp_4", 6], |
| ["sky130_fd_sc_hd__or4b_1", 22], |
| ["sky130_fd_sc_hd__inv_2", 33], |
| ["sky130_fd_sc_hd__o2bb2a_1", 25], |
| ["sky130_fd_sc_hd__a32o_1", 13], |
| ["sky130_fd_sc_hd__or3_1", 92], |
| ["sky130_fd_sc_hd__or4_1", 226], |
| ["sky130_fd_sc_hd__a2111o_1", 19], |
| ["sky130_fd_sc_hd__buf_2", 324], |
| ["sky130_fd_sc_hd__a22o_1", 73], |
| ["sky130_fd_sc_hd__a211o_1", 21], |
| ["sky130_fd_sc_hd__dfxtp_1", 226], |
| ["sky130_fd_sc_hd__a2bb2o_4", 17], |
| ["sky130_fd_sc_hd__nor2_1", 202], |
| ["sky130_fd_sc_hd__a22o_4", 10], |
| ["sky130_fd_sc_hd__o211a_1", 61], |
| ["sky130_fd_sc_hd__a221oi_1", 3], |
| ["sky130_fd_sc_hd__dlymetal6s2s_1", 106], |
| ["sky130_fd_sc_hd__o221a_1", 18], |
| ["sky130_fd_sc_hd__buf_4", 29], |
| ["sky130_fd_sc_hd__and2_1", 94], |
| ["sky130_fd_sc_hd__a21oi_2", 10], |
| ["sky130_fd_sc_hd__clkbuf_16", 30], |
| ["sky130_fd_sc_hd__a22o_2", 9], |
| ["sky130_fd_sc_hd__nand2_1", 72], |
| ["sky130_fd_sc_hd__nor2_2", 63], |
| ["sky130_fd_sc_hd__a21oi_1", 41], |
| ["sky130_fd_sc_hd__or4bb_2", 3], |
| ["sky130_fd_sc_hd__or3_4", 4], |
| ["sky130_fd_sc_hd__a21o_1", 39], |
| ["sky130_fd_sc_hd__buf_12", 153], |
| ["sky130_fd_sc_hd__buf_8", 22], |
| ["sky130_fd_sc_hd__clkinv_16", 3], |
| ["sky130_fd_sc_hd__or2_4", 2], |
| ["sky130_fd_sc_hd__o21ai_1", 25], |
| ["sky130_fd_sc_hd__or3b_1", 15], |
| ["sky130_fd_sc_hd__o21a_1", 26], |
| ["sky130_fd_sc_hd__a311o_4", 1], |
| ["sky130_fd_sc_hd__a221o_1", 11], |
| ["sky130_fd_sc_hd__and3_1", 23], |
| ["sky130_fd_sc_hd__nor2b_4", 1], |
| ["sky130_fd_sc_hd__a31o_1", 29], |
| ["sky130_fd_sc_hd__clkbuf_4", 41], |
| ["sky130_fd_sc_hd__clkinv_2", 5], |
| ["sky130_fd_sc_hd__or2_2", 34], |
| ["sky130_fd_sc_hd__a21oi_4", 6], |
| ["sky130_fd_sc_hd__a211oi_1", 2], |
| ["sky130_fd_sc_hd__o22a_1", 11], |
| ["sky130_fd_sc_hd__o21ba_1", 8], |
| ["sky130_fd_sc_hd__a311o_1", 4], |
| ["sky130_fd_sc_hd__nand2_2", 14], |
| ["sky130_fd_sc_hd__o31ai_2", 1], |
| ["sky130_fd_sc_hd__mux2_8", 4], |
| ["sky130_fd_sc_hd__xor2_4", 1], |
| ["sky130_fd_sc_hd__nor2_4", 8], |
| ["sky130_fd_sc_hd__clkbuf_8", 2], |
| ["sky130_fd_sc_hd__a31o_4", 1], |
| ["sky130_fd_sc_hd__or4_4", 2], |
| ["sky130_fd_sc_hd__buf_6", 26], |
| ["sky130_fd_sc_hd__and3b_1", 10], |
| ["sky130_fd_sc_hd__a2bb2o_1", 2], |
| ["sky130_fd_sc_hd__nor3_1", 6], |
| ["sky130_fd_sc_hd__or3_2", 15], |
| ["sky130_fd_sc_hd__and4b_1", 1], |
| ["sky130_fd_sc_hd__a21bo_1", 3], |
| ["sky130_fd_sc_hd__o31a_1", 5], |
| ["sky130_fd_sc_hd__a21boi_1", 3], |
| ["sky130_fd_sc_hd__or4bb_4", 4], |
| ["sky130_fd_sc_hd__xor2_1", 6], |
| ["sky130_fd_sc_hd__a31oi_4", 1], |
| ["sky130_fd_sc_hd__nor3_4", 1], |
| ["sky130_fd_sc_hd__o21ai_2", 5], |
| ["sky130_fd_sc_hd__or4b_2", 3], |
| ["sky130_fd_sc_hd__nand2_4", 3], |
| ["sky130_fd_sc_hd__o22ai_1", 3], |
| ["sky130_fd_sc_hd__and2b_1", 7], |
| ["sky130_fd_sc_hd__and2_2", 1], |
| ["sky130_fd_sc_hd__or2b_1", 9], |
| ["sky130_fd_sc_hd__o311a_1", 5], |
| ["sky130_fd_sc_hd__or2b_2", 1], |
| ["sky130_fd_sc_hd__and4_1", 5], |
| ["sky130_fd_sc_hd__or4b_4", 3], |
| ["sky130_fd_sc_hd__o2111a_1", 2], |
| ["sky130_fd_sc_hd__nor2_8", 2], |
| ["sky130_fd_sc_hd__or4_2", 6], |
| ["sky130_fd_sc_hd__a32o_4", 1], |
| ["sky130_fd_sc_hd__nand4b_1", 2], |
| ["sky130_fd_sc_hd__a21o_2", 1], |
| ["sky130_fd_sc_hd__nand4b_4", 2], |
| ["sky130_fd_sc_hd__a211oi_2", 1], |
| ["sky130_fd_sc_hd__o22ai_2", 1], |
| ["sky130_fd_sc_hd__a21o_4", 1], |
| ["sky130_fd_sc_hd__a31oi_1", 2], |
| ["sky130_fd_sc_hd__xnor2_1", 2], |
| ["sky130_fd_sc_hd__and4bb_1", 4], |
| ["sky130_fd_sc_hd__and2_4", 2], |
| ["sky130_fd_sc_hd__nand2b_2", 1], |
| ["sky130_fd_sc_hd__nor4_1", 4], |
| ["sky130_fd_sc_hd__o21bai_1", 4], |
| ["sky130_fd_sc_hd__a2bb2o_2", 3], |
| ["sky130_fd_sc_hd__o21ba_4", 2], |
| ["sky130_fd_sc_hd__clkdlybuf4s25_1", 3], |
| ["sky130_fd_sc_hd__mux2_4", 1], |
| ["sky130_fd_sc_hd__o221ai_4", 1], |
| ["sky130_fd_sc_hd__nor3b_2", 2], |
| ["sky130_fd_sc_hd__o21ai_4", 2], |
| ["sky130_fd_sc_hd__nor4b_2", 1], |
| ["sky130_fd_sc_hd__dfxtp_2", 4], |
| ["sky130_fd_sc_hd__o31ai_1", 2], |
| ["sky130_fd_sc_hd__a221o_4", 1], |
| ["sky130_fd_sc_hd__o41a_2", 1], |
| ["sky130_fd_sc_hd__mux2_2", 1], |
| ["sky130_fd_sc_hd__a2111oi_1", 1], |
| ["sky130_fd_sc_hd__nand3b_2", 1], |
| ["sky130_fd_sc_hd__and3_2", 1], |
| ["sky130_fd_sc_hd__a311oi_1", 1], |
| ["sky130_fd_sc_hd__o2bb2a_4", 1 ] |
| ], [ |
| ["sky130_fd_sc_hd__decap_12", 1 ], |
| ["sky130_fd_sc_hd__decap_6", 1 ], |
| ["sky130_fd_sc_hd__fill_1", 1 ], |
| ["sky130_fd_sc_hd__fill_2", 1 ], |
| ["sky130_fd_sc_hd__clkbuf_2", 168 ], |
| ["sky130_fd_sc_hd__diode_2", 635 ], |
| ["sky130_fd_sc_hd__decap_8", 1 ], |
| ["sky130_fd_sc_hd__or2_1", 131 ], |
| ["sky130_fd_sc_hd__decap_4", 1 ], |
| ["sky130_fd_sc_hd__tapvpwrvgnd_1", 1 ], |
| ["sky130_fd_sc_hd__mux2_1", 143 ], |
| ["sky130_fd_sc_hd__decap_3", 1 ], |
| ["sky130_fd_sc_hd__clkbuf_1", 194 ], |
| ["sky130_fd_sc_hd__dfxtp_4", 6 ], |
| ["sky130_fd_sc_hd__or4b_1", 22 ], |
| ["sky130_fd_sc_hd__inv_2", 33 ], |
| ["sky130_fd_sc_hd__o2bb2a_1", 25 ], |
| ["sky130_fd_sc_hd__a32o_1", 13 ], |
| ["sky130_fd_sc_hd__or3_1", 92 ], |
| ["sky130_fd_sc_hd__or4_1", 226 ], |
| ["sky130_fd_sc_hd__a2111o_1", 19 ], |
| ["sky130_fd_sc_hd__buf_2", 324 ], |
| ["sky130_fd_sc_hd__a22o_1", 73 ], |
| ["sky130_fd_sc_hd__a211o_1", 21 ], |
| ["sky130_fd_sc_hd__dfxtp_1", 226 ], |
| ["sky130_fd_sc_hd__a2bb2o_4", 17 ], |
| ["sky130_fd_sc_hd__nor2_1", 202 ], |
| ["sky130_fd_sc_hd__a22o_4", 10 ], |
| ["sky130_fd_sc_hd__o211a_1", 61 ], |
| ["sky130_fd_sc_hd__a221oi_1", 3 ], |
| ["sky130_fd_sc_hd__dlymetal6s2s_1", 106 ], |
| ["sky130_fd_sc_hd__o221a_1", 18 ], |
| ["sky130_fd_sc_hd__buf_4", 29 ], |
| ["sky130_fd_sc_hd__and2_1", 94 ], |
| ["sky130_fd_sc_hd__a21oi_2", 10 ], |
| ["sky130_fd_sc_hd__clkbuf_16", 30 ], |
| ["sky130_fd_sc_hd__a22o_2", 9 ], |
| ["sky130_fd_sc_hd__nand2_1", 72 ], |
| ["sky130_fd_sc_hd__nor2_2", 63 ], |
| ["sky130_fd_sc_hd__a21oi_1", 41 ], |
| ["sky130_fd_sc_hd__or4bb_2", 3 ], |
| ["sky130_fd_sc_hd__or3_4", 4 ], |
| ["sky130_fd_sc_hd__a21o_1", 39 ], |
| ["sky130_fd_sc_hd__buf_12", 153 ], |
| ["sky130_fd_sc_hd__buf_8", 22 ], |
| ["sky130_fd_sc_hd__clkinv_16", 3 ], |
| ["sky130_fd_sc_hd__or2_4", 2 ], |
| ["sky130_fd_sc_hd__o21ai_1", 25 ], |
| ["sky130_fd_sc_hd__or3b_1", 15 ], |
| ["sky130_fd_sc_hd__o21a_1", 26 ], |
| ["sky130_fd_sc_hd__a311o_4", 1 ], |
| ["sky130_fd_sc_hd__a221o_1", 11 ], |
| ["sky130_fd_sc_hd__and3_1", 23 ], |
| ["sky130_fd_sc_hd__nor2b_4", 1 ], |
| ["sky130_fd_sc_hd__a31o_1", 29 ], |
| ["sky130_fd_sc_hd__clkbuf_4", 41 ], |
| ["sky130_fd_sc_hd__clkinv_2", 5 ], |
| ["sky130_fd_sc_hd__or2_2", 34 ], |
| ["sky130_fd_sc_hd__a21oi_4", 6 ], |
| ["sky130_fd_sc_hd__a211oi_1", 2 ], |
| ["sky130_fd_sc_hd__o22a_1", 11 ], |
| ["sky130_fd_sc_hd__o21ba_1", 8 ], |
| ["sky130_fd_sc_hd__a311o_1", 4 ], |
| ["sky130_fd_sc_hd__nand2_2", 14 ], |
| ["sky130_fd_sc_hd__o31ai_2", 1 ], |
| ["sky130_fd_sc_hd__mux2_8", 4 ], |
| ["sky130_fd_sc_hd__xor2_4", 1 ], |
| ["sky130_fd_sc_hd__nor2_4", 8 ], |
| ["sky130_fd_sc_hd__clkbuf_8", 2 ], |
| ["sky130_fd_sc_hd__a31o_4", 1 ], |
| ["sky130_fd_sc_hd__or4_4", 2 ], |
| ["sky130_fd_sc_hd__buf_6", 26 ], |
| ["sky130_fd_sc_hd__and3b_1", 10 ], |
| ["sky130_fd_sc_hd__a2bb2o_1", 2 ], |
| ["sky130_fd_sc_hd__nor3_1", 6 ], |
| ["sky130_fd_sc_hd__or3_2", 15 ], |
| ["sky130_fd_sc_hd__and4b_1", 1 ], |
| ["sky130_fd_sc_hd__a21bo_1", 3 ], |
| ["sky130_fd_sc_hd__o31a_1", 5 ], |
| ["sky130_fd_sc_hd__a21boi_1", 3 ], |
| ["sky130_fd_sc_hd__or4bb_4", 4 ], |
| ["sky130_fd_sc_hd__xor2_1", 6 ], |
| ["sky130_fd_sc_hd__a31oi_4", 1 ], |
| ["sky130_fd_sc_hd__nor3_4", 1 ], |
| ["sky130_fd_sc_hd__o21ai_2", 5 ], |
| ["sky130_fd_sc_hd__or4b_2", 3 ], |
| ["sky130_fd_sc_hd__nand2_4", 3 ], |
| ["sky130_fd_sc_hd__o22ai_1", 3 ], |
| ["sky130_fd_sc_hd__and2b_1", 7 ], |
| ["sky130_fd_sc_hd__and2_2", 1 ], |
| ["sky130_fd_sc_hd__or2b_1", 9 ], |
| ["sky130_fd_sc_hd__o311a_1", 5 ], |
| ["sky130_fd_sc_hd__or2b_2", 1 ], |
| ["sky130_fd_sc_hd__and4_1", 5 ], |
| ["sky130_fd_sc_hd__or4b_4", 3 ], |
| ["sky130_fd_sc_hd__o2111a_1", 2 ], |
| ["sky130_fd_sc_hd__nor2_8", 2 ], |
| ["sky130_fd_sc_hd__or4_2", 6 ], |
| ["sky130_fd_sc_hd__a32o_4", 1 ], |
| ["sky130_fd_sc_hd__nand4b_1", 2 ], |
| ["sky130_fd_sc_hd__a21o_2", 1 ], |
| ["sky130_fd_sc_hd__nand4b_4", 2 ], |
| ["sky130_fd_sc_hd__a211oi_2", 1 ], |
| ["sky130_fd_sc_hd__o22ai_2", 1 ], |
| ["sky130_fd_sc_hd__a21o_4", 1 ], |
| ["sky130_fd_sc_hd__a31oi_1", 2 ], |
| ["sky130_fd_sc_hd__xnor2_1", 2 ], |
| ["sky130_fd_sc_hd__and4bb_1", 4 ], |
| ["sky130_fd_sc_hd__and2_4", 2 ], |
| ["sky130_fd_sc_hd__nand2b_2", 1 ], |
| ["sky130_fd_sc_hd__nor4_1", 4 ], |
| ["sky130_fd_sc_hd__o21bai_1", 4 ], |
| ["sky130_fd_sc_hd__a2bb2o_2", 3 ], |
| ["sky130_fd_sc_hd__o21ba_4", 2 ], |
| ["sky130_fd_sc_hd__clkdlybuf4s25_1", 3 ], |
| ["sky130_fd_sc_hd__mux2_4", 1 ], |
| ["sky130_fd_sc_hd__o221ai_4", 1 ], |
| ["sky130_fd_sc_hd__nor3b_2", 2 ], |
| ["sky130_fd_sc_hd__o21ai_4", 2 ], |
| ["sky130_fd_sc_hd__nor4b_2", 1 ], |
| ["sky130_fd_sc_hd__dfxtp_2", 4 ], |
| ["sky130_fd_sc_hd__o31ai_1", 2 ], |
| ["sky130_fd_sc_hd__a221o_4", 1 ], |
| ["sky130_fd_sc_hd__o41a_2", 1 ], |
| ["sky130_fd_sc_hd__mux2_2", 1 ], |
| ["sky130_fd_sc_hd__a2111oi_1", 1 ], |
| ["sky130_fd_sc_hd__nand3b_2", 1 ], |
| ["sky130_fd_sc_hd__and3_2", 1 ], |
| ["sky130_fd_sc_hd__a311oi_1", 1 ], |
| ["sky130_fd_sc_hd__o2bb2a_4", 1 ] |
| ] |
| ], |
| "nets": [ |
| 3348, |
| 3348 |
| ], |
| "badnets": [ |
| ], |
| "badelements": [ |
| ], |
| "pins": [ |
| [ |
| "io_dmem_io_st_type[3]", |
| "io_dmem_io_st_type[2]", |
| "io_dmem_io_st_type[0]", |
| "io_spi_clk", |
| "io_spi_clk_en", |
| "io_uart_txen", |
| "io_ibus_inst[2]", |
| "io_imem_io_st_type[0]", |
| "io_imem_io_st_type[3]", |
| "io_ibus_valid", |
| "io_imem_io_st_type[1]", |
| "io_wbm_m2s_sel[1]", |
| "io_ibus_inst[1]", |
| "io_ibus_inst[3]", |
| "io_ibus_inst[0]", |
| "io_imem_io_wdata[0]", |
| "io_dmem_io_wdata[2]", |
| "io_imem_io_wdata[2]", |
| "io_spi_mosi_en", |
| "io_imem_io_addr[6]", |
| "io_ibus_inst[15]", |
| "io_ibus_inst[17]", |
| "io_ibus_inst[18]", |
| "io_ibus_inst[16]", |
| "io_ibus_inst[19]", |
| "io_ibus_inst[22]", |
| "io_imem_io_wdata[11]", |
| "io_imem_io_wdata[12]", |
| "io_dmem_io_wdata[13]", |
| "io_imem_io_wdata[13]", |
| "io_dmem_io_wdata[25]", |
| "io_imem_io_wdata[25]", |
| "io_imem_io_wdata[10]", |
| "io_imem_io_wdata[9]", |
| "io_imem_io_wdata[14]", |
| "io_wbm_m2s_data[17]", |
| "io_wbm_m2s_data[20]", |
| "io_wbm_m2s_data[21]", |
| "io_wbm_m2s_data[22]", |
| "io_wbm_m2s_data[24]", |
| "io_dmem_io_wdata[15]", |
| "io_dmem_io_wdata[18]", |
| "io_dmem_io_wdata[27]", |
| "io_imem_io_wdata[15]", |
| "io_imem_io_wdata[18]", |
| "io_wbm_m2s_data[27]", |
| "io_dmem_io_wdata[16]", |
| "io_dmem_io_wdata[19]", |
| "io_dmem_io_wdata[23]", |
| "io_dmem_io_wdata[26]", |
| "io_dmem_io_wdata[28]", |
| "io_dmem_io_wdata[29]", |
| "io_dmem_io_wdata[30]", |
| "io_dmem_io_wdata[31]", |
| "io_imem_io_wdata[16]", |
| "io_imem_io_wdata[19]", |
| "io_imem_io_wdata[23]", |
| "io_imem_io_wdata[26]", |
| "io_imem_io_wdata[28]", |
| "io_imem_io_wdata[29]", |
| "io_imem_io_wdata[30]", |
| "io_imem_io_wdata[31]", |
| "io_wbm_m2s_data[16]", |
| "io_wbm_m2s_data[19]", |
| "io_wbm_m2s_data[23]", |
| "io_wbm_m2s_data[26]", |
| "io_wbm_m2s_data[28]", |
| "io_wbm_m2s_data[29]", |
| "io_wbm_m2s_data[30]", |
| "io_wbm_m2s_data[31]", |
| "io_dmem_io_wdata[8]", |
| "io_imem_io_wdata[8]", |
| "io_wbm_m2s_data[8]", |
| "io_ibus_inst[10]", |
| "io_ibus_inst[11]", |
| "io_ibus_inst[12]", |
| "io_ibus_inst[13]", |
| "io_ibus_inst[14]", |
| "io_ibus_inst[4]", |
| "io_ibus_inst[5]", |
| "io_ibus_inst[6]", |
| "io_ibus_inst[7]", |
| "io_ibus_inst[8]", |
| "io_ibus_inst[9]", |
| "io_imem_io_wdata[4]", |
| "io_dmem_io_wdata[6]", |
| "io_imem_io_wdata[6]", |
| "io_dmem_io_wdata[1]", |
| "io_imem_io_wdata[1]", |
| "io_wbm_m2s_data[1]", |
| "io_dmem_io_wdata[3]", |
| "io_imem_io_wdata[3]", |
| "io_wbm_m2s_data[3]", |
| "io_dmem_io_wdata[5]", |
| "io_imem_io_wdata[5]", |
| "io_wbm_m2s_data[5]", |
| "io_dmem_io_wdata[7]", |
| "io_imem_io_wdata[7]", |
| "io_wbm_m2s_data[7]", |
| "io_uart_tx", |
| "io_spi_mosi", |
| "io_wbm_m2s_stb", |
| "io_dmem_io_st_type[1]", |
| "io_dmem_io_cs", |
| "io_dmem_io_wdata[4]", |
| "io_ibus_inst[31]", |
| "io_ibus_inst[30]", |
| "io_ibus_inst[21]", |
| "io_ibus_inst[20]", |
| "io_imem_io_addr[0]", |
| "io_imem_io_cs", |
| "io_dbus_rdata[0]", |
| "io_imem_io_addr[1]", |
| "io_imem_io_addr[2]", |
| "io_imem_io_addr[4]", |
| "io_imem_io_wr_en", |
| "io_wbm_m2s_data[13]", |
| "io_uart_irq", |
| "io_dbus_rdata[7]", |
| "io_dbus_rdata[24]", |
| "io_dbus_rdata[25]", |
| "io_dbus_rdata[26]", |
| "io_dbus_rdata[27]", |
| "io_dbus_rdata[28]", |
| "io_wbm_m2s_addr[0]", |
| "io_wbm_m2s_addr[2]", |
| "io_wbm_m2s_addr[3]", |
| "io_wbm_m2s_data[0]", |
| "io_wbm_m2s_data[2]", |
| "io_spi_irq", |
| "io_wbm_m2s_addr[9]", |
| "io_wbm_m2s_addr[8]", |
| "io_motor_addr_sel", |
| "io_spi_cs", |
| "io_dbus_rdata[31]", |
| "io_dbus_rdata[13]", |
| "io_dbus_rdata[11]", |
| "io_dbus_rdata[15]", |
| "io_dbus_rdata[16]", |
| "io_dbus_rdata[17]", |
| "io_dbus_rdata[18]", |
| "io_dbus_rdata[19]", |
| "io_dbus_rdata[20]", |
| "io_dbus_rdata[21]", |
| "io_dbus_rdata[22]", |
| "io_dbus_rdata[23]", |
| "io_dbus_rdata[8]", |
| "io_dbus_rdata[14]", |
| "io_dbus_rdata[12]", |
| "io_dbus_rdata[10]", |
| "io_wbm_m2s_addr[10]", |
| "io_wbm_m2s_addr[12]", |
| "io_wbm_m2s_addr[13]", |
| "io_wbm_m2s_addr[14]", |
| "io_wbm_m2s_addr[15]", |
| "io_wbm_m2s_data[6]", |
| "io_dbus_rdata[29]", |
| "io_dbus_rdata[30]", |
| "io_wbm_m2s_data[4]", |
| "io_wbm_m2s_addr[1]", |
| "io_wbm_m2s_addr[4]", |
| "io_wbm_m2s_addr[5]", |
| "io_wbm_m2s_addr[6]", |
| "io_wbm_m2s_addr[7]", |
| "io_wbm_m2s_sel[0]", |
| "io_wbm_m2s_sel[2]", |
| "io_wbm_m2s_sel[3]", |
| "io_wbm_m2s_we", |
| "io_dmem_io_wdata[12]", |
| "io_dmem_io_wdata[0]", |
| "io_spi_cs_en", |
| "io_dmem_io_addr[2]", |
| "io_dmem_io_addr[3]", |
| "io_dmem_io_addr[4]", |
| "io_dmem_io_addr[5]", |
| "io_imem_io_st_type[2]", |
| "io_ibus_inst[29]", |
| "io_dmem_io_wr_en", |
| "io_dmem_io_addr[1]", |
| "io_dmem_io_wdata[11]", |
| "io_imem_io_wdata[24]", |
| "io_imem_io_wdata[27]", |
| "io_wbm_m2s_data[15]", |
| "io_wbm_m2s_data[18]", |
| "io_dmem_io_wdata[10]", |
| "io_dmem_io_wdata[9]", |
| "io_wbm_m2s_data[10]", |
| "io_wbm_m2s_data[9]", |
| "io_dmem_io_addr[0]", |
| "io_dbus_valid", |
| "io_wbm_m2s_addr[11]", |
| "io_imem_io_addr[7]", |
| "io_imem_io_addr[8]", |
| "io_dbus_rdata[5]", |
| "io_dbus_rdata[4]", |
| "io_dbus_rdata[3]", |
| "io_dbus_rdata[2]", |
| "io_dbus_rdata[1]", |
| "io_dbus_rdata[6]", |
| "io_dbus_rdata[9]", |
| "io_ibus_inst[25]", |
| "io_ibus_inst[27]", |
| "io_imem_io_addr[3]", |
| "io_imem_io_addr[5]", |
| "io_ibus_inst[23]", |
| "io_ibus_inst[24]", |
| "io_ibus_inst[26]", |
| "io_ibus_inst[28]", |
| "io_dmem_io_wdata[24]", |
| "io_dmem_io_addr[6]", |
| "io_dmem_io_addr[7]", |
| "io_wbm_m2s_data[11]", |
| "io_wbm_m2s_data[12]", |
| "io_dmem_io_wdata[14]", |
| "io_dmem_io_wdata[17]", |
| "io_dmem_io_wdata[20]", |
| "io_dmem_io_wdata[21]", |
| "io_dmem_io_wdata[22]", |
| "io_imem_io_wdata[17]", |
| "io_imem_io_wdata[20]", |
| "io_imem_io_wdata[21]", |
| "io_imem_io_wdata[22]", |
| "io_wbm_m2s_data[14]", |
| "io_wbm_m2s_data[25]", |
| "io_imem_io_rdata[19]", |
| "io_imem_io_rdata[22]", |
| "io_uart_rx", |
| "io_dbus_ld_type[0]", |
| "io_imem_io_rdata[17]", |
| "io_imem_io_rdata[28]", |
| "io_dbus_ld_type[2]", |
| "io_imem_io_rdata[3]", |
| "io_dbus_ld_type[1]", |
| "io_dbus_addr[0]", |
| "io_dbus_st_type[1]", |
| "io_motor_data_i[24]", |
| "io_motor_data_i[15]", |
| "io_dbus_addr[11]", |
| "io_motor_data_i[16]", |
| "io_motor_data_i[23]", |
| "io_motor_data_i[31]", |
| "io_dbus_wdata[8]", |
| "io_motor_ack_i", |
| "io_motor_data_i[0]", |
| "io_motor_data_i[1]", |
| "io_motor_data_i[2]", |
| "io_motor_data_i[3]", |
| "io_motor_data_i[5]", |
| "io_motor_data_i[6]", |
| "io_motor_data_i[7]", |
| "io_motor_data_i[4]", |
| "io_motor_data_i[11]", |
| "io_motor_data_i[13]", |
| "io_motor_data_i[9]", |
| "io_motor_data_i[26]", |
| "io_motor_data_i[28]", |
| "io_motor_data_i[14]", |
| "io_motor_data_i[10]", |
| "io_motor_data_i[12]", |
| "io_motor_data_i[8]", |
| "io_motor_data_i[17]", |
| "io_motor_data_i[21]", |
| "io_motor_data_i[20]", |
| "io_motor_data_i[19]", |
| "io_motor_data_i[18]", |
| "io_motor_data_i[22]", |
| "io_motor_data_i[25]", |
| "io_motor_data_i[27]", |
| "io_motor_data_i[29]", |
| "io_motor_data_i[30]", |
| "io_dbus_addr[6]", |
| "io_dbus_addr[4]", |
| "io_dbus_addr[5]", |
| "io_dbus_addr[7]", |
| "io_imem_io_rdata[31]", |
| "io_dbus_wr_en", |
| "io_dmem_io_rdata[11]", |
| "io_dmem_io_rdata[12]", |
| "clock", |
| "io_imem_io_rdata[5]", |
| "io_dmem_io_rdata[16]", |
| "io_dmem_io_rdata[19]", |
| "io_dmem_io_rdata[20]", |
| "io_dmem_io_rdata[17]", |
| "io_dmem_io_rdata[18]", |
| "io_dmem_io_rdata[21]", |
| "io_dmem_io_rdata[22]", |
| "io_dmem_io_rdata[23]", |
| "io_imem_io_rdata[11]", |
| "io_imem_io_rdata[7]", |
| "io_imem_io_rdata[25]", |
| "io_imem_io_rdata[2]", |
| "io_imem_io_rdata[1]", |
| "io_imem_io_rdata[0]", |
| "io_imem_io_rdata[29]", |
| "io_dmem_io_rdata[13]", |
| "io_dmem_io_rdata[14]", |
| "io_dmem_io_rdata[15]", |
| "io_imem_io_rdata[10]", |
| "io_imem_io_rdata[12]", |
| "io_imem_io_rdata[8]", |
| "io_imem_io_rdata[4]", |
| "io_imem_io_rdata[6]", |
| "io_dbus_wdata[1]", |
| "io_dbus_addr[15]", |
| "io_dbus_wdata[4]", |
| "io_dbus_wdata[7]", |
| "io_dbus_addr[13]", |
| "io_dbus_wdata[5]", |
| "io_dbus_addr[12]", |
| "io_dbus_addr[14]", |
| "io_dbus_wdata[6]", |
| "io_dbus_wdata[3]", |
| "io_dbus_wdata[13]", |
| "io_dbus_addr[8]", |
| "io_dbus_wdata[11]", |
| "io_dbus_wdata[10]", |
| "io_dbus_wdata[9]", |
| "io_dmem_io_rdata[29]", |
| "io_dmem_io_rdata[30]", |
| "io_dbus_rd_en", |
| "io_dbus_wdata[12]", |
| "io_dbus_wdata[25]", |
| "io_dmem_io_rdata[31]", |
| "io_dbus_wdata[15]", |
| "io_dbus_wdata[18]", |
| "io_dbus_wdata[27]", |
| "io_imem_io_rdata[26]", |
| "io_imem_io_rdata[15]", |
| "io_imem_io_rdata[24]", |
| "io_dbus_wdata[14]", |
| "io_dbus_wdata[17]", |
| "io_dbus_wdata[20]", |
| "io_dbus_wdata[21]", |
| "io_dbus_wdata[22]", |
| "io_imem_io_rdata[23]", |
| "io_dbus_wdata[24]", |
| "io_dmem_io_rdata[24]", |
| "io_dmem_io_rdata[25]", |
| "io_dmem_io_rdata[26]", |
| "io_dmem_io_rdata[27]", |
| "io_dmem_io_rdata[28]", |
| "io_imem_io_rdata[30]", |
| "io_imem_io_rdata[20]", |
| "io_imem_io_rdata[21]", |
| "io_dbus_addr[9]", |
| "io_dbus_wdata[16]", |
| "io_dbus_wdata[19]", |
| "io_dbus_wdata[23]", |
| "io_dbus_wdata[26]", |
| "io_dbus_wdata[28]", |
| "io_dbus_wdata[29]", |
| "io_dbus_wdata[30]", |
| "io_dbus_wdata[31]", |
| "io_imem_io_rdata[16]", |
| "io_imem_io_rdata[18]", |
| "io_dmem_io_rdata[4]", |
| "io_dmem_io_rdata[3]", |
| "io_dmem_io_rdata[2]", |
| "io_dmem_io_rdata[5]", |
| "io_dmem_io_rdata[6]", |
| "io_spi_miso", |
| "io_dmem_io_rdata[0]", |
| "io_dmem_io_rdata[1]", |
| "io_dmem_io_rdata[7]", |
| "io_dmem_io_rdata[10]", |
| "io_dmem_io_rdata[9]", |
| "io_dmem_io_rdata[8]", |
| "io_dbus_addr[10]", |
| "io_imem_io_rdata[14]", |
| "io_imem_io_rdata[13]", |
| "io_imem_io_rdata[9]", |
| "io_imem_io_rdata[27]", |
| "io_ibus_addr[10]", |
| "io_dbus_st_type[0]", |
| "io_dbus_addr[1]", |
| "io_ibus_addr[12]", |
| "io_ibus_addr[14]", |
| "io_ibus_addr[13]", |
| "io_ibus_addr[15]", |
| "io_ibus_addr[2]", |
| "io_ibus_addr[4]", |
| "io_ibus_addr[5]", |
| "io_ibus_addr[6]", |
| "io_ibus_addr[7]", |
| "io_ibus_addr[3]", |
| "io_ibus_addr[8]", |
| "io_ibus_addr[9]", |
| "io_dbus_wdata[2]", |
| "io_dbus_addr[2]", |
| "io_dbus_addr[3]", |
| "reset", |
| "io_dbus_wdata[0]", |
| "vssd1", |
| "vccd1", |
| "io_dbus_addr[16]", |
| "io_dbus_addr[17]", |
| "io_dbus_addr[18]", |
| "io_dbus_addr[19]", |
| "io_dbus_addr[20]", |
| "io_dbus_addr[21]", |
| "io_dbus_addr[22]", |
| "io_dbus_addr[23]", |
| "io_dbus_addr[24]", |
| "io_dbus_addr[25]", |
| "io_dbus_addr[26]", |
| "io_dbus_addr[27]", |
| "io_dbus_addr[28]", |
| "io_dbus_addr[29]", |
| "io_dbus_addr[30]", |
| "io_dbus_addr[31]", |
| "io_ibus_addr[0]", |
| "io_ibus_addr[11]", |
| "io_ibus_addr[16]", |
| "io_ibus_addr[17]", |
| "io_ibus_addr[18]", |
| "io_ibus_addr[19]", |
| "io_ibus_addr[1]", |
| "io_ibus_addr[20]", |
| "io_ibus_addr[21]", |
| "io_ibus_addr[22]", |
| "io_ibus_addr[23]", |
| "io_ibus_addr[24]", |
| "io_ibus_addr[25]", |
| "io_ibus_addr[26]", |
| "io_ibus_addr[27]", |
| "io_ibus_addr[28]", |
| "io_ibus_addr[29]", |
| "io_ibus_addr[30]", |
| "io_ibus_addr[31]" |
| ], [ |
| "io_dmem_io_st_type[3]", |
| "io_dmem_io_st_type[2]", |
| "io_dmem_io_st_type[0]", |
| "io_spi_clk", |
| "io_spi_clk_en", |
| "io_uart_txen", |
| "io_ibus_inst[2]", |
| "io_imem_io_st_type[0]", |
| "io_imem_io_st_type[3]", |
| "io_ibus_valid", |
| "io_imem_io_st_type[1]", |
| "io_wbm_m2s_sel[1]", |
| "io_ibus_inst[1]", |
| "io_ibus_inst[3]", |
| "io_ibus_inst[0]", |
| "io_imem_io_wdata[0]", |
| "io_dmem_io_wdata[2]", |
| "io_imem_io_wdata[2]", |
| "io_spi_mosi_en", |
| "io_imem_io_addr[6]", |
| "io_ibus_inst[15]", |
| "io_ibus_inst[17]", |
| "io_ibus_inst[18]", |
| "io_ibus_inst[16]", |
| "io_ibus_inst[19]", |
| "io_ibus_inst[22]", |
| "io_imem_io_wdata[11]", |
| "io_imem_io_wdata[12]", |
| "io_dmem_io_wdata[13]", |
| "io_imem_io_wdata[13]", |
| "io_dmem_io_wdata[25]", |
| "io_imem_io_wdata[25]", |
| "io_imem_io_wdata[10]", |
| "io_imem_io_wdata[9]", |
| "io_imem_io_wdata[14]", |
| "io_wbm_m2s_data[17]", |
| "io_wbm_m2s_data[20]", |
| "io_wbm_m2s_data[21]", |
| "io_wbm_m2s_data[22]", |
| "io_wbm_m2s_data[24]", |
| "io_dmem_io_wdata[15]", |
| "io_dmem_io_wdata[18]", |
| "io_dmem_io_wdata[27]", |
| "io_imem_io_wdata[15]", |
| "io_imem_io_wdata[18]", |
| "io_wbm_m2s_data[27]", |
| "io_dmem_io_wdata[16]", |
| "io_dmem_io_wdata[19]", |
| "io_dmem_io_wdata[23]", |
| "io_dmem_io_wdata[26]", |
| "io_dmem_io_wdata[28]", |
| "io_dmem_io_wdata[29]", |
| "io_dmem_io_wdata[30]", |
| "io_dmem_io_wdata[31]", |
| "io_imem_io_wdata[16]", |
| "io_imem_io_wdata[19]", |
| "io_imem_io_wdata[23]", |
| "io_imem_io_wdata[26]", |
| "io_imem_io_wdata[28]", |
| "io_imem_io_wdata[29]", |
| "io_imem_io_wdata[30]", |
| "io_imem_io_wdata[31]", |
| "io_wbm_m2s_data[16]", |
| "io_wbm_m2s_data[19]", |
| "io_wbm_m2s_data[23]", |
| "io_wbm_m2s_data[26]", |
| "io_wbm_m2s_data[28]", |
| "io_wbm_m2s_data[29]", |
| "io_wbm_m2s_data[30]", |
| "io_wbm_m2s_data[31]", |
| "io_dmem_io_wdata[8]", |
| "io_imem_io_wdata[8]", |
| "io_wbm_m2s_data[8]", |
| "io_ibus_inst[10]", |
| "io_ibus_inst[11]", |
| "io_ibus_inst[12]", |
| "io_ibus_inst[13]", |
| "io_ibus_inst[14]", |
| "io_ibus_inst[4]", |
| "io_ibus_inst[5]", |
| "io_ibus_inst[6]", |
| "io_ibus_inst[7]", |
| "io_ibus_inst[8]", |
| "io_ibus_inst[9]", |
| "io_imem_io_wdata[4]", |
| "io_dmem_io_wdata[6]", |
| "io_imem_io_wdata[6]", |
| "io_dmem_io_wdata[1]", |
| "io_imem_io_wdata[1]", |
| "io_wbm_m2s_data[1]", |
| "io_dmem_io_wdata[3]", |
| "io_imem_io_wdata[3]", |
| "io_wbm_m2s_data[3]", |
| "io_dmem_io_wdata[5]", |
| "io_imem_io_wdata[5]", |
| "io_wbm_m2s_data[5]", |
| "io_dmem_io_wdata[7]", |
| "io_imem_io_wdata[7]", |
| "io_wbm_m2s_data[7]", |
| "io_uart_tx", |
| "io_spi_mosi", |
| "io_wbm_m2s_stb", |
| "io_dmem_io_st_type[1]", |
| "io_dmem_io_cs", |
| "io_dmem_io_wdata[4]", |
| "io_ibus_inst[31]", |
| "io_ibus_inst[30]", |
| "io_ibus_inst[21]", |
| "io_ibus_inst[20]", |
| "io_imem_io_addr[0]", |
| "io_imem_io_cs", |
| "io_dbus_rdata[0]", |
| "io_imem_io_addr[1]", |
| "io_imem_io_addr[2]", |
| "io_imem_io_addr[4]", |
| "io_imem_io_wr_en", |
| "io_wbm_m2s_data[13]", |
| "io_uart_irq", |
| "io_dbus_rdata[7]", |
| "io_dbus_rdata[24]", |
| "io_dbus_rdata[25]", |
| "io_dbus_rdata[26]", |
| "io_dbus_rdata[27]", |
| "io_dbus_rdata[28]", |
| "io_wbm_m2s_addr[0]", |
| "io_wbm_m2s_addr[2]", |
| "io_wbm_m2s_addr[3]", |
| "io_wbm_m2s_data[0]", |
| "io_wbm_m2s_data[2]", |
| "io_spi_irq", |
| "io_wbm_m2s_addr[9]", |
| "io_wbm_m2s_addr[8]", |
| "io_motor_addr_sel", |
| "io_spi_cs", |
| "io_dbus_rdata[31]", |
| "io_dbus_rdata[13]", |
| "io_dbus_rdata[11]", |
| "io_dbus_rdata[15]", |
| "io_dbus_rdata[16]", |
| "io_dbus_rdata[17]", |
| "io_dbus_rdata[18]", |
| "io_dbus_rdata[19]", |
| "io_dbus_rdata[20]", |
| "io_dbus_rdata[21]", |
| "io_dbus_rdata[22]", |
| "io_dbus_rdata[23]", |
| "io_dbus_rdata[8]", |
| "io_dbus_rdata[14]", |
| "io_dbus_rdata[12]", |
| "io_dbus_rdata[10]", |
| "io_wbm_m2s_addr[10]", |
| "io_wbm_m2s_addr[12]", |
| "io_wbm_m2s_addr[13]", |
| "io_wbm_m2s_addr[14]", |
| "io_wbm_m2s_addr[15]", |
| "io_wbm_m2s_data[6]", |
| "io_dbus_rdata[29]", |
| "io_dbus_rdata[30]", |
| "io_wbm_m2s_data[4]", |
| "io_wbm_m2s_addr[1]", |
| "io_wbm_m2s_addr[4]", |
| "io_wbm_m2s_addr[5]", |
| "io_wbm_m2s_addr[6]", |
| "io_wbm_m2s_addr[7]", |
| "io_wbm_m2s_sel[0]", |
| "io_wbm_m2s_sel[2]", |
| "io_wbm_m2s_sel[3]", |
| "io_wbm_m2s_we", |
| "io_dmem_io_wdata[12]", |
| "io_dmem_io_wdata[0]", |
| "io_spi_cs_en", |
| "io_dmem_io_addr[2]", |
| "io_dmem_io_addr[3]", |
| "io_dmem_io_addr[4]", |
| "io_dmem_io_addr[5]", |
| "io_imem_io_st_type[2]", |
| "io_ibus_inst[29]", |
| "io_dmem_io_wr_en", |
| "io_dmem_io_addr[1]", |
| "io_dmem_io_wdata[11]", |
| "io_imem_io_wdata[24]", |
| "io_imem_io_wdata[27]", |
| "io_wbm_m2s_data[15]", |
| "io_wbm_m2s_data[18]", |
| "io_dmem_io_wdata[10]", |
| "io_dmem_io_wdata[9]", |
| "io_wbm_m2s_data[10]", |
| "io_wbm_m2s_data[9]", |
| "io_dmem_io_addr[0]", |
| "io_dbus_valid", |
| "io_wbm_m2s_addr[11]", |
| "io_imem_io_addr[7]", |
| "io_imem_io_addr[8]", |
| "io_dbus_rdata[5]", |
| "io_dbus_rdata[4]", |
| "io_dbus_rdata[3]", |
| "io_dbus_rdata[2]", |
| "io_dbus_rdata[1]", |
| "io_dbus_rdata[6]", |
| "io_dbus_rdata[9]", |
| "io_ibus_inst[25]", |
| "io_ibus_inst[27]", |
| "io_imem_io_addr[3]", |
| "io_imem_io_addr[5]", |
| "io_ibus_inst[23]", |
| "io_ibus_inst[24]", |
| "io_ibus_inst[26]", |
| "io_ibus_inst[28]", |
| "io_dmem_io_wdata[24]", |
| "io_dmem_io_addr[6]", |
| "io_dmem_io_addr[7]", |
| "io_wbm_m2s_data[11]", |
| "io_wbm_m2s_data[12]", |
| "io_dmem_io_wdata[14]", |
| "io_dmem_io_wdata[17]", |
| "io_dmem_io_wdata[20]", |
| "io_dmem_io_wdata[21]", |
| "io_dmem_io_wdata[22]", |
| "io_imem_io_wdata[17]", |
| "io_imem_io_wdata[20]", |
| "io_imem_io_wdata[21]", |
| "io_imem_io_wdata[22]", |
| "io_wbm_m2s_data[14]", |
| "io_wbm_m2s_data[25]", |
| "io_imem_io_rdata[19]", |
| "io_imem_io_rdata[22]", |
| "io_uart_rx", |
| "io_dbus_ld_type[0]", |
| "io_imem_io_rdata[17]", |
| "io_imem_io_rdata[28]", |
| "io_dbus_ld_type[2]", |
| "io_imem_io_rdata[3]", |
| "io_dbus_ld_type[1]", |
| "io_dbus_addr[0]", |
| "io_dbus_st_type[1]", |
| "io_motor_data_i[24]", |
| "io_motor_data_i[15]", |
| "io_dbus_addr[11]", |
| "io_motor_data_i[16]", |
| "io_motor_data_i[23]", |
| "io_motor_data_i[31]", |
| "io_dbus_wdata[8]", |
| "io_motor_ack_i", |
| "io_motor_data_i[0]", |
| "io_motor_data_i[1]", |
| "io_motor_data_i[2]", |
| "io_motor_data_i[3]", |
| "io_motor_data_i[5]", |
| "io_motor_data_i[6]", |
| "io_motor_data_i[7]", |
| "io_motor_data_i[4]", |
| "io_motor_data_i[11]", |
| "io_motor_data_i[13]", |
| "io_motor_data_i[9]", |
| "io_motor_data_i[26]", |
| "io_motor_data_i[28]", |
| "io_motor_data_i[14]", |
| "io_motor_data_i[10]", |
| "io_motor_data_i[12]", |
| "io_motor_data_i[8]", |
| "io_motor_data_i[17]", |
| "io_motor_data_i[21]", |
| "io_motor_data_i[20]", |
| "io_motor_data_i[19]", |
| "io_motor_data_i[18]", |
| "io_motor_data_i[22]", |
| "io_motor_data_i[25]", |
| "io_motor_data_i[27]", |
| "io_motor_data_i[29]", |
| "io_motor_data_i[30]", |
| "io_dbus_addr[6]", |
| "io_dbus_addr[4]", |
| "io_dbus_addr[5]", |
| "io_dbus_addr[7]", |
| "io_imem_io_rdata[31]", |
| "io_dbus_wr_en", |
| "io_dmem_io_rdata[11]", |
| "io_dmem_io_rdata[12]", |
| "clock", |
| "io_imem_io_rdata[5]", |
| "io_dmem_io_rdata[16]", |
| "io_dmem_io_rdata[19]", |
| "io_dmem_io_rdata[20]", |
| "io_dmem_io_rdata[17]", |
| "io_dmem_io_rdata[18]", |
| "io_dmem_io_rdata[21]", |
| "io_dmem_io_rdata[22]", |
| "io_dmem_io_rdata[23]", |
| "io_imem_io_rdata[11]", |
| "io_imem_io_rdata[7]", |
| "io_imem_io_rdata[25]", |
| "io_imem_io_rdata[2]", |
| "io_imem_io_rdata[1]", |
| "io_imem_io_rdata[0]", |
| "io_imem_io_rdata[29]", |
| "io_dmem_io_rdata[13]", |
| "io_dmem_io_rdata[14]", |
| "io_dmem_io_rdata[15]", |
| "io_imem_io_rdata[10]", |
| "io_imem_io_rdata[12]", |
| "io_imem_io_rdata[8]", |
| "io_imem_io_rdata[4]", |
| "io_imem_io_rdata[6]", |
| "io_dbus_wdata[1]", |
| "io_dbus_addr[15]", |
| "io_dbus_wdata[4]", |
| "io_dbus_wdata[7]", |
| "io_dbus_addr[13]", |
| "io_dbus_wdata[5]", |
| "io_dbus_addr[12]", |
| "io_dbus_addr[14]", |
| "io_dbus_wdata[6]", |
| "io_dbus_wdata[3]", |
| "io_dbus_wdata[13]", |
| "io_dbus_addr[8]", |
| "io_dbus_wdata[11]", |
| "io_dbus_wdata[10]", |
| "io_dbus_wdata[9]", |
| "io_dmem_io_rdata[29]", |
| "io_dmem_io_rdata[30]", |
| "io_dbus_rd_en", |
| "io_dbus_wdata[12]", |
| "io_dbus_wdata[25]", |
| "io_dmem_io_rdata[31]", |
| "io_dbus_wdata[15]", |
| "io_dbus_wdata[18]", |
| "io_dbus_wdata[27]", |
| "io_imem_io_rdata[26]", |
| "io_imem_io_rdata[15]", |
| "io_imem_io_rdata[24]", |
| "io_dbus_wdata[14]", |
| "io_dbus_wdata[17]", |
| "io_dbus_wdata[20]", |
| "io_dbus_wdata[21]", |
| "io_dbus_wdata[22]", |
| "io_imem_io_rdata[23]", |
| "io_dbus_wdata[24]", |
| "io_dmem_io_rdata[24]", |
| "io_dmem_io_rdata[25]", |
| "io_dmem_io_rdata[26]", |
| "io_dmem_io_rdata[27]", |
| "io_dmem_io_rdata[28]", |
| "io_imem_io_rdata[30]", |
| "io_imem_io_rdata[20]", |
| "io_imem_io_rdata[21]", |
| "io_dbus_addr[9]", |
| "io_dbus_wdata[16]", |
| "io_dbus_wdata[19]", |
| "io_dbus_wdata[23]", |
| "io_dbus_wdata[26]", |
| "io_dbus_wdata[28]", |
| "io_dbus_wdata[29]", |
| "io_dbus_wdata[30]", |
| "io_dbus_wdata[31]", |
| "io_imem_io_rdata[16]", |
| "io_imem_io_rdata[18]", |
| "io_dmem_io_rdata[4]", |
| "io_dmem_io_rdata[3]", |
| "io_dmem_io_rdata[2]", |
| "io_dmem_io_rdata[5]", |
| "io_dmem_io_rdata[6]", |
| "io_spi_miso", |
| "io_dmem_io_rdata[0]", |
| "io_dmem_io_rdata[1]", |
| "io_dmem_io_rdata[7]", |
| "io_dmem_io_rdata[10]", |
| "io_dmem_io_rdata[9]", |
| "io_dmem_io_rdata[8]", |
| "io_dbus_addr[10]", |
| "io_imem_io_rdata[14]", |
| "io_imem_io_rdata[13]", |
| "io_imem_io_rdata[9]", |
| "io_imem_io_rdata[27]", |
| "io_ibus_addr[10]", |
| "io_dbus_st_type[0]", |
| "io_dbus_addr[1]", |
| "io_ibus_addr[12]", |
| "io_ibus_addr[14]", |
| "io_ibus_addr[13]", |
| "io_ibus_addr[15]", |
| "io_ibus_addr[2]", |
| "io_ibus_addr[4]", |
| "io_ibus_addr[5]", |
| "io_ibus_addr[6]", |
| "io_ibus_addr[7]", |
| "io_ibus_addr[3]", |
| "io_ibus_addr[8]", |
| "io_ibus_addr[9]", |
| "io_dbus_wdata[2]", |
| "io_dbus_addr[2]", |
| "io_dbus_addr[3]", |
| "reset", |
| "io_dbus_wdata[0]", |
| "vssd1", |
| "vccd1", |
| "io_dbus_addr[16]", |
| "io_dbus_addr[17]", |
| "io_dbus_addr[18]", |
| "io_dbus_addr[19]", |
| "io_dbus_addr[20]", |
| "io_dbus_addr[21]", |
| "io_dbus_addr[22]", |
| "io_dbus_addr[23]", |
| "io_dbus_addr[24]", |
| "io_dbus_addr[25]", |
| "io_dbus_addr[26]", |
| "io_dbus_addr[27]", |
| "io_dbus_addr[28]", |
| "io_dbus_addr[29]", |
| "io_dbus_addr[30]", |
| "io_dbus_addr[31]", |
| "io_ibus_addr[0]", |
| "io_ibus_addr[11]", |
| "io_ibus_addr[16]", |
| "io_ibus_addr[17]", |
| "io_ibus_addr[18]", |
| "io_ibus_addr[19]", |
| "io_ibus_addr[1]", |
| "io_ibus_addr[20]", |
| "io_ibus_addr[21]", |
| "io_ibus_addr[22]", |
| "io_ibus_addr[23]", |
| "io_ibus_addr[24]", |
| "io_ibus_addr[25]", |
| "io_ibus_addr[26]", |
| "io_ibus_addr[27]", |
| "io_ibus_addr[28]", |
| "io_ibus_addr[29]", |
| "io_ibus_addr[30]", |
| "io_ibus_addr[31]" |
| ] |
| ] |
| } |
| ] |
