Sign in
foss-eda-tools
/
third_party
/
shuttle
/
sky130
/
mpw-001
/
slot-017
/
0aedaaf6e5006dc9c84de156f80a7cefa45439bc
/
.
/
verilog
/
OpenFPGA_Verilog
/
sub_module
/
wires.v
blob: 8bbc5d8fdc2f312fda712a69b10bf4e8abd06b55 [
file
] [
log
] [
blame
]
//
//
//
//
//
//
//
//
`timescale 1ns / 1ps
//
//
module direct_interc(in,
out);
//
input [0:0] in;
//
output [0:0] out;
//
//
//
//
wire [0:0] in;
wire [0:0] out;
assign out[0] = in[0];
endmodule
//
//