Modified I/O references to match the sky130_fd_io release. Mostly
confirmed, but waiting on fixes to the library release.
diff --git a/verilog/rtl/pads.v b/verilog/rtl/pads.v
index 1c3a4bf..cba629e 100644
--- a/verilog/rtl/pads.v
+++ b/verilog/rtl/pads.v
@@ -1,45 +1,45 @@
`ifndef TOP_ROUTING
`define USER1_ABUTMENT_PINS \
- .amuxbus_a(analog_a),\
- .amuxbus_b(analog_b),\
- .vssa(vssa1),\
- .vdda(vdda1),\
- .vswitch(vddio),\
- .vddio_q(vddio_q),\
- .vcchib(vccd),\
- .vddio(vddio),\
- .vccd(vccd1),\
- .vssio(vssio),\
- .vssd(vssd1),\
- .vssio_q(vssio_q),
+ .AMUXBUS_A(analog_a),\
+ .AMUXBUS_B(analog_b),\
+ .VSSA(vssa1),\
+ .VDDA(vdda1),\
+ .VSWITCH(vddio),\
+ .VDDIO_Q(vddio_q),\
+ .VCCHIB(vccd),\
+ .VDDIO(vddio),\
+ .VCCD(vccd1),\
+ .VSSIO(vssio),\
+ .VSSD(vssd1),\
+ .VSSIO_Q(vssio_q),
`define USER2_ABUTMENT_PINS \
- .amuxbus_a(analog_a),\
- .amuxbus_b(analog_b),\
- .vssa(vssa2),\
- .vdda(vdda2),\
- .vswitch(vddio),\
- .vddio_q(vddio_q),\
- .vcchib(vccd),\
- .vddio(vddio),\
- .vccd(vccd2),\
- .vssio(vssio),\
- .vssd(vssd2),\
- .vssio_q(vssio_q),
+ .AMUXBUS_A(analog_a),\
+ .AMUXBUS_B(analog_b),\
+ .VSSA(vssa2),\
+ .VDDA(vdda2),\
+ .VSWITCH(vddio),\
+ .VDDIO_Q(vddio_q),\
+ .VCCHIB(vccd),\
+ .VDDIO(vddio),\
+ .VCCD(vccd2),\
+ .VSSIO(vssio),\
+ .VSSD(vssd2),\
+ .VSSIO_Q(vssio_q),
`define MGMT_ABUTMENT_PINS \
- .amuxbus_a(analog_a),\
- .amuxbus_b(analog_b),\
- .vssa(vssa),\
- .vdda(vdda),\
- .vswitch(vddio),\
- .vddio_q(vddio_q),\
- .vcchib(vccd),\
- .vddio(vddio),\
- .vccd(vccd),\
- .vssio(vssio),\
- .vssd(vssa),\
- .vssio_q(vssio_q),
+ .AMUXBUS_A(analog_a),\
+ .AMUXBUS_B(analog_b),\
+ .VSSA(vssa),\
+ .VDDA(vdda),\
+ .VSWITCH(vddio),\
+ .VDDIO_Q(vddio_q),\
+ .VCCHIB(vccd),\
+ .VDDIO(vddio),\
+ .VCCD(vccd),\
+ .VSSIO(vssio),\
+ .VSSD(vssa),\
+ .VSSIO_Q(vssio_q),
`else
`define USER1_ABUTMENT_PINS
`define USER2_ABUTMENT_PINS
@@ -47,108 +47,108 @@
`endif
`define HVCLAMP_PINS(H,L) \
- .drn_hvc(H), \
- .src_bdy_hvc(L)
+ .DRN_HVC(H), \
+ .SRC_BDY_HVC(L)
`define LVCLAMP_PINS(H1,L1,H2,L2,L3) \
- .bdy2_b2b(L3), \
- .drn_lvc1(H1), \
- .drn_lvc2(H2), \
- .src_bdy_lvc1(L1), \
- .src_bdy_lvc2(L2)
+ .BDY2_B2B(L3), \
+ .DRN_LVC1(H1), \
+ .DRN_LVC2(H2), \
+ .SRC_BDY_LVC1(L1), \
+ .SRC_BDY_LVC2(L2)
`define INPUT_PAD(X,Y) \
wire loop_``X; \
- s8iom0_gpiov2_pad X``_pad ( \
+ sky130_ef_io__gpiov2_pad X``_pad ( \
`MGMT_ABUTMENT_PINS \
`ifndef TOP_ROUTING \
- .pad(X), \
+ .PAD(X), \
`endif \
- .out(vssa), \
- .oe_n(vccd), \
- .hld_h_n(vddio), \
- .enable_h(porb_h), \
- .enable_inp_h(loop_``X), \
- .enable_vdda_h(porb_h), \
- .enable_vswitch_h(vssa), \
- .enable_vddio(vccd), \
- .inp_dis(por), \
- .ib_mode_sel(vssa), \
- .vtrip_sel(vssa), \
- .slow(vssa), \
- .hld_ovr(vssa), \
- .analog_en(vssa), \
- .analog_sel(vssa), \
- .analog_pol(vssa), \
- .dm({vssa, vssa, vccd}), \
- .pad_a_noesd_h(), \
- .pad_a_esd_0_h(), \
- .pad_a_esd_1_h(), \
- .in(Y), \
- .in_h(), \
- .tie_hi_esd(), \
- .tie_lo_esd(loop_``X) )
+ .OUT(vssa), \
+ .OE_N(vccd), \
+ .HLD_H_N(vddio), \
+ .ENABLE_H(porb_h), \
+ .ENABLE_INP_H(loop_``X), \
+ .ENABLE_VDDA_H(porb_h), \
+ .ENABLE_VSWITCH_H(vssa), \
+ .ENABLE_VDDIO(vccd), \
+ .INP_DIS(por), \
+ .IB_MODE_SEL(vssa), \
+ .VTRIP_SEL(vssa), \
+ .SLOW(vssa), \
+ .HLD_OVR(vssa), \
+ .ANALOG_EN(vssa), \
+ .ANALOG_SEL(vssa), \
+ .ANALOG_POL(vssa), \
+ .DM({vssa, vssa, vccd}), \
+ .PAD_A_NOESD_H(), \
+ .PAD_A_ESD_0_H(), \
+ .PAD_A_ESD_1_H(), \
+ .IN(Y), \
+ .IN_H(), \
+ .TIE_HI_ESD(), \
+ .TIE_LO_ESD(loop_``X) )
`define OUTPUT_PAD(X,Y,INP_DIS,OUT_EN_N) \
wire loop_``X; \
- s8iom0_gpiov2_pad X``_pad ( \
+ sky130_ef_io__gpiov2_pad X``_pad ( \
`MGMT_ABUTMENT_PINS \
`ifndef TOP_ROUTING \
- .pad(X), \
+ .PAD(X), \
`endif \
- .out(Y), \
- .oe_n(OUT_EN_N), \
- .hld_h_n(vddio), \
- .enable_h(porb_h), \
- .enable_inp_h(loop_``X), \
- .enable_vdda_h(porb_h), \
- .enable_vswitch_h(vssa), \
- .enable_vddio(vccd), \
- .inp_dis(INP_DIS), \
- .ib_mode_sel(vssa), \
- .vtrip_sel(vssa), \
- .slow(vssa), \
- .hld_ovr(vssa), \
- .analog_en(vssa), \
- .analog_sel(vssa), \
- .analog_pol(vssa), \
- .dm({vccd, vccd, vssa}), \
- .pad_a_noesd_h(), \
- .pad_a_esd_0_h(), \
- .pad_a_esd_1_h(), \
- .in(), \
- .in_h(), \
- .tie_hi_esd(), \
- .tie_lo_esd(loop_``X))
+ .OUT(Y), \
+ .OE_N(OUT_EN_N), \
+ .HLD_H_N(vddio), \
+ .ENABLE_H(porb_h), \
+ .ENABLE_INP_H(loop_``X), \
+ .ENABLE_VDDA_H(porb_h), \
+ .ENABLE_VSWITCH_H(vssa), \
+ .ENABLE_VDDIO(vccd), \
+ .INP_DIS(INP_DIS), \
+ .IB_MODE_SEL(vssa), \
+ .VTRIP_SEL(vssa), \
+ .SLOW(vssa), \
+ .HLD_OVR(vssa), \
+ .ANALOG_EN(vssa), \
+ .ANALOG_SEL(vssa), \
+ .ANALOG_POL(vssa), \
+ .DM({vccd, vccd, vssa}), \
+ .PAD_A_NOESD_H(), \
+ .PAD_A_ESD_0_H(), \
+ .PAD_A_ESD_1_H(), \
+ .IN(), \
+ .IN_H(), \
+ .TIE_HI_ESD(), \
+ .TIE_LO_ESD(loop_``X))
`define INOUT_PAD(X,Y,Y_OUT,INP_DIS,OUT_EN_N,MODE) \
- s8iom0_gpiov2_pad X``_pad ( \
+ sky130_ef_io__gpiov2_pad X``_pad ( \
`MGMT_ABUTMENT_PINS \
`ifndef TOP_ROUTING \
- .pad(X),\
+ .PAD(X),\
`endif \
- .out(Y_OUT), \
- .oe_n(OUT_EN_N), \
- .hld_h_n(vddio), \
- .enable_h(porb_h), \
- .enable_inp_h(loop_``X), \
- .enable_vdda_h(porb_h), \
- .enable_vswitch_h(vssa), \
- .enable_vddio(vccd), \
- .inp_dis(INP_DIS), \
- .ib_mode_sel(vssa), \
- .vtrip_sel(vssa), \
- .slow(vssa), \
- .hld_ovr(vssa), \
- .analog_en(vssa), \
- .analog_sel(vssa), \
- .analog_pol(vssa), \
- .dm(MODE), \
- .pad_a_noesd_h(), \
- .pad_a_esd_0_h(), \
- .pad_a_esd_1_h(), \
- .in(Y), \
- .in_h(), \
- .tie_hi_esd(), \
- .tie_lo_esd(loop_``X) )
+ .OUT(Y_OUT), \
+ .OE_N(OUT_EN_N), \
+ .HLD_H_N(vddio), \
+ .ENABLE_H(porb_h), \
+ .ENABLE_INP_H(loop_``X), \
+ .ENABLE_VDDA_H(porb_h), \
+ .ENABLE_VSWITCH_H(vssa), \
+ .ENABLE_VDDIO(vccd), \
+ .INP_DIS(INP_DIS), \
+ .IB_MODE_SEL(vssa), \
+ .VTRIP_SEL(vssa), \
+ .SLOW(vssa), \
+ .HLD_OVR(vssa), \
+ .ANALOG_EN(vssa), \
+ .ANALOG_SEL(vssa), \
+ .ANALOG_POL(vssa), \
+ .DM(MODE), \
+ .PAD_A_NOESD_H(), \
+ .PAD_A_ESD_0_H(), \
+ .PAD_A_ESD_1_H(), \
+ .IN(Y), \
+ .IN_H(), \
+ .TIE_HI_ESD(), \
+ .TIE_LO_ESD(loop_``X) )
