| // Created by ihdl |
| module FA_X1 (A, B, CI, CO, S); |
| input A; |
| input B; |
| input CI; |
| output CO; |
| output S; |
| |
| or(CO, i_16, i_17); |
| and(i_16, A, B); |
| and(i_17, CI, i_18); |
| or(i_18, A, B); |
| xor(S, CI, i_22); |
| xor(i_22, A, B); |
| |
| specify |
| if((B == 1'b0) && (CI == 1'b1)) (A => CO) = (0.1, 0.1); |
| if((B == 1'b1) && (CI == 1'b0)) (A => CO) = (0.1, 0.1); |
| if((A == 1'b0) && (CI == 1'b1)) (B => CO) = (0.1, 0.1); |
| if((A == 1'b1) && (CI == 1'b0)) (B => CO) = (0.1, 0.1); |
| if((A == 1'b0) && (B == 1'b1)) (CI => CO) = (0.1, 0.1); |
| if((A == 1'b1) && (B == 1'b0)) (CI => CO) = (0.1, 0.1); |
| if((B == 1'b0) && (CI == 1'b0)) (A => S) = (0.1, 0.1); |
| if((B == 1'b0) && (CI == 1'b1)) (A => S) = (0.1, 0.1); |
| if((B == 1'b1) && (CI == 1'b0)) (A => S) = (0.1, 0.1); |
| if((B == 1'b1) && (CI == 1'b1)) (A => S) = (0.1, 0.1); |
| if((A == 1'b0) && (CI == 1'b0)) (B => S) = (0.1, 0.1); |
| if((A == 1'b0) && (CI == 1'b1)) (B => S) = (0.1, 0.1); |
| if((A == 1'b1) && (CI == 1'b0)) (B => S) = (0.1, 0.1); |
| if((A == 1'b1) && (CI == 1'b1)) (B => S) = (0.1, 0.1); |
| if((A == 1'b0) && (B == 1'b0)) (CI => S) = (0.1, 0.1); |
| if((A == 1'b0) && (B == 1'b1)) (CI => S) = (0.1, 0.1); |
| if((A == 1'b1) && (B == 1'b0)) (CI => S) = (0.1, 0.1); |
| if((A == 1'b1) && (B == 1'b1)) (CI => S) = (0.1, 0.1); |
| endspecify |
| |
| endmodule |
