qflow/ring_osc2x13/synthesis/ring_osc2x13.v

/* Verilog module written by vlog2Verilog (qflow) */

module ring_osc2x13(
    output [1:0] clockp,
    input reset,
    input [25:0] trim
);

wire vpwr = 1'b1;
wire vgnd = 1'b0;

wire \dstage[6].id.d2  ;
wire [1:0] c ;
wire \iss.d2  ;
wire \dstage[10].id.d0  ;
wire \dstage[1].id.d2  ;
wire \dstage[8].id.ts  ;
wire \dstage[5].id.d0  ;
wire \dstage[9].id.d1  ;
wire _noconnect_1_ ;
wire \dstage[3].id.ts  ;
wire \dstage[0].id.d0  ;
wire \dstage[4].id.d1  ;
wire \dstage[8].id.d2  ;
wire \dstage[0].id.out  ;
wire [1:0] clockp ;
wire \dstage[3].id.out  ;
wire \dstage[3].id.d2  ;
wire \iss.ctrl0  ;
wire \dstage[10].id.ts  ;
wire \dstage[6].id.out  ;
wire \dstage[7].id.d0  ;
wire \dstage[11].id.d1  ;
wire [25:0] trim ;
wire \dstage[5].id.ts  ;
wire \dstage[2].id.d0  ;
wire \dstage[6].id.d1  ;
wire \dstage[10].id.d2  ;
wire \dstage[0].id.ts  ;
wire \iss.d1  ;
wire \dstage[1].id.d1  ;
wire \dstage[5].id.d2  ;
wire \dstage[10].id.out  ;
wire \dstage[9].id.d0  ;
wire \dstage[0].id.d2  ;
wire \dstage[7].id.ts  ;
wire [1:0] _0_ ;
wire \dstage[4].id.d0  ;
wire \dstage[8].id.d1  ;
wire \dstage[2].id.ts  ;
wire \dstage[11].id.out  ;
wire \dstage[3].id.d1  ;
wire \dstage[7].id.d2  ;
wire \dstage[10].id.in  ;
wire \dstage[11].id.d0  ;
wire \dstage[1].id.out  ;
wire \dstage[2].id.d2  ;
wire \dstage[4].id.out  ;
wire \dstage[9].id.ts  ;
wire \dstage[6].id.d0  ;
wire \dstage[10].id.d1  ;
wire \dstage[7].id.out  ;
wire \dstage[0].id.in  ;
wire \iss.d0  ;
wire \dstage[4].id.ts  ;
wire \dstage[1].id.d0  ;
wire \dstage[5].id.d1  ;
wire \dstage[9].id.d2  ;
wire \dstage[2].id.out  ;
wire \dstage[0].id.d1  ;
wire \dstage[5].id.out  ;
wire \dstage[4].id.d2  ;
wire \iss.one  ;
wire \dstage[11].id.ts  ;
wire \dstage[8].id.out  ;
wire \dstage[8].id.d0  ;
wire \dstage[6].id.ts  ;
wire \dstage[3].id.d0  ;
wire \dstage[7].id.d1  ;
wire \dstage[11].id.d2  ;
wire \dstage[1].id.ts  ;
wire reset ;
wire \dstage[2].id.d1  ;

scs8hd_buf_2 _1_ (
    .A(_0_[0]),
    .X(clockp[0])
);

scs8hd_buf_2 _2_ (
    .A(_0_[1]),
    .X(clockp[1])
);

scs8hd_clkbuf_2 \dstage[0].id.delaybuf0  (
    .A(\dstage[0].id.in ),
    .X(\dstage[0].id.ts )
);

scs8hd_clkbuf_1 \dstage[0].id.delaybuf1  (
    .A(\dstage[0].id.ts ),
    .X(\dstage[0].id.d0 )
);

scs8hd_einvp_2 \dstage[0].id.delayen0  (
    .A(\dstage[0].id.d2 ),
    .TE(trim[0]),
    .Z(\dstage[0].id.out )
);

scs8hd_einvp_2 \dstage[0].id.delayen1  (
    .A(\dstage[0].id.d0 ),
    .TE(trim[13]),
    .Z(\dstage[0].id.d1 )
);

scs8hd_einvn_8 \dstage[0].id.delayenb0  (
    .A(\dstage[0].id.ts ),
    .TEB(trim[0]),
    .Z(\dstage[0].id.out )
);

scs8hd_einvn_4 \dstage[0].id.delayenb1  (
    .A(\dstage[0].id.ts ),
    .TEB(trim[13]),
    .Z(\dstage[0].id.d1 )
);

scs8hd_clkinv_1 \dstage[0].id.delayint0  (
    .A(\dstage[0].id.d1 ),
    .Y(\dstage[0].id.d2 )
);

scs8hd_clkbuf_2 \dstage[10].id.delaybuf0  (
    .A(\dstage[10].id.in ),
    .X(\dstage[10].id.ts )
);

scs8hd_clkbuf_1 \dstage[10].id.delaybuf1  (
    .A(\dstage[10].id.ts ),
    .X(\dstage[10].id.d0 )
);

scs8hd_einvp_2 \dstage[10].id.delayen0  (
    .A(\dstage[10].id.d2 ),
    .TE(trim[10]),
    .Z(\dstage[10].id.out )
);

scs8hd_einvp_2 \dstage[10].id.delayen1  (
    .A(\dstage[10].id.d0 ),
    .TE(trim[23]),
    .Z(\dstage[10].id.d1 )
);

scs8hd_einvn_8 \dstage[10].id.delayenb0  (
    .A(\dstage[10].id.ts ),
    .TEB(trim[10]),
    .Z(\dstage[10].id.out )
);

scs8hd_einvn_4 \dstage[10].id.delayenb1  (
    .A(\dstage[10].id.ts ),
    .TEB(trim[23]),
    .Z(\dstage[10].id.d1 )
);

scs8hd_clkinv_1 \dstage[10].id.delayint0  (
    .A(\dstage[10].id.d1 ),
    .Y(\dstage[10].id.d2 )
);

scs8hd_clkbuf_2 \dstage[11].id.delaybuf0  (
    .A(\dstage[10].id.out ),
    .X(\dstage[11].id.ts )
);

scs8hd_clkbuf_1 \dstage[11].id.delaybuf1  (
    .A(\dstage[11].id.ts ),
    .X(\dstage[11].id.d0 )
);

scs8hd_einvp_2 \dstage[11].id.delayen0  (
    .A(\dstage[11].id.d2 ),
    .TE(trim[11]),
    .Z(\dstage[11].id.out )
);

scs8hd_einvp_2 \dstage[11].id.delayen1  (
    .A(\dstage[11].id.d0 ),
    .TE(trim[24]),
    .Z(\dstage[11].id.d1 )
);

scs8hd_einvn_8 \dstage[11].id.delayenb0  (
    .A(\dstage[11].id.ts ),
    .TEB(trim[11]),
    .Z(\dstage[11].id.out )
);

scs8hd_einvn_4 \dstage[11].id.delayenb1  (
    .A(\dstage[11].id.ts ),
    .TEB(trim[24]),
    .Z(\dstage[11].id.d1 )
);

scs8hd_clkinv_1 \dstage[11].id.delayint0  (
    .A(\dstage[11].id.d1 ),
    .Y(\dstage[11].id.d2 )
);

scs8hd_clkbuf_2 \dstage[1].id.delaybuf0  (
    .A(\dstage[0].id.out ),
    .X(\dstage[1].id.ts )
);

scs8hd_clkbuf_1 \dstage[1].id.delaybuf1  (
    .A(\dstage[1].id.ts ),
    .X(\dstage[1].id.d0 )
);

scs8hd_einvp_2 \dstage[1].id.delayen0  (
    .A(\dstage[1].id.d2 ),
    .TE(trim[1]),
    .Z(\dstage[1].id.out )
);

scs8hd_einvp_2 \dstage[1].id.delayen1  (
    .A(\dstage[1].id.d0 ),
    .TE(trim[14]),
    .Z(\dstage[1].id.d1 )
);

scs8hd_einvn_8 \dstage[1].id.delayenb0  (
    .A(\dstage[1].id.ts ),
    .TEB(trim[1]),
    .Z(\dstage[1].id.out )
);

scs8hd_einvn_4 \dstage[1].id.delayenb1  (
    .A(\dstage[1].id.ts ),
    .TEB(trim[14]),
    .Z(\dstage[1].id.d1 )
);

scs8hd_clkinv_1 \dstage[1].id.delayint0  (
    .A(\dstage[1].id.d1 ),
    .Y(\dstage[1].id.d2 )
);

scs8hd_clkbuf_2 \dstage[2].id.delaybuf0  (
    .A(\dstage[1].id.out ),
    .X(\dstage[2].id.ts )
);

scs8hd_clkbuf_1 \dstage[2].id.delaybuf1  (
    .A(\dstage[2].id.ts ),
    .X(\dstage[2].id.d0 )
);

scs8hd_einvp_2 \dstage[2].id.delayen0  (
    .A(\dstage[2].id.d2 ),
    .TE(trim[2]),
    .Z(\dstage[2].id.out )
);

scs8hd_einvp_2 \dstage[2].id.delayen1  (
    .A(\dstage[2].id.d0 ),
    .TE(trim[15]),
    .Z(\dstage[2].id.d1 )
);

scs8hd_einvn_8 \dstage[2].id.delayenb0  (
    .A(\dstage[2].id.ts ),
    .TEB(trim[2]),
    .Z(\dstage[2].id.out )
);

scs8hd_einvn_4 \dstage[2].id.delayenb1  (
    .A(\dstage[2].id.ts ),
    .TEB(trim[15]),
    .Z(\dstage[2].id.d1 )
);

scs8hd_clkinv_1 \dstage[2].id.delayint0  (
    .A(\dstage[2].id.d1 ),
    .Y(\dstage[2].id.d2 )
);

scs8hd_clkbuf_2 \dstage[3].id.delaybuf0  (
    .A(\dstage[2].id.out ),
    .X(\dstage[3].id.ts )
);

scs8hd_clkbuf_1 \dstage[3].id.delaybuf1  (
    .A(\dstage[3].id.ts ),
    .X(\dstage[3].id.d0 )
);

scs8hd_einvp_2 \dstage[3].id.delayen0  (
    .A(\dstage[3].id.d2 ),
    .TE(trim[3]),
    .Z(\dstage[3].id.out )
);

scs8hd_einvp_2 \dstage[3].id.delayen1  (
    .A(\dstage[3].id.d0 ),
    .TE(trim[16]),
    .Z(\dstage[3].id.d1 )
);

scs8hd_einvn_8 \dstage[3].id.delayenb0  (
    .A(\dstage[3].id.ts ),
    .TEB(trim[3]),
    .Z(\dstage[3].id.out )
);

scs8hd_einvn_4 \dstage[3].id.delayenb1  (
    .A(\dstage[3].id.ts ),
    .TEB(trim[16]),
    .Z(\dstage[3].id.d1 )
);

scs8hd_clkinv_1 \dstage[3].id.delayint0  (
    .A(\dstage[3].id.d1 ),
    .Y(\dstage[3].id.d2 )
);

scs8hd_clkbuf_2 \dstage[4].id.delaybuf0  (
    .A(\dstage[3].id.out ),
    .X(\dstage[4].id.ts )
);

scs8hd_clkbuf_1 \dstage[4].id.delaybuf1  (
    .A(\dstage[4].id.ts ),
    .X(\dstage[4].id.d0 )
);

scs8hd_einvp_2 \dstage[4].id.delayen0  (
    .A(\dstage[4].id.d2 ),
    .TE(trim[4]),
    .Z(\dstage[4].id.out )
);

scs8hd_einvp_2 \dstage[4].id.delayen1  (
    .A(\dstage[4].id.d0 ),
    .TE(trim[17]),
    .Z(\dstage[4].id.d1 )
);

scs8hd_einvn_8 \dstage[4].id.delayenb0  (
    .A(\dstage[4].id.ts ),
    .TEB(trim[4]),
    .Z(\dstage[4].id.out )
);

scs8hd_einvn_4 \dstage[4].id.delayenb1  (
    .A(\dstage[4].id.ts ),
    .TEB(trim[17]),
    .Z(\dstage[4].id.d1 )
);

scs8hd_clkinv_1 \dstage[4].id.delayint0  (
    .A(\dstage[4].id.d1 ),
    .Y(\dstage[4].id.d2 )
);

scs8hd_clkbuf_2 \dstage[5].id.delaybuf0  (
    .A(\dstage[4].id.out ),
    .X(\dstage[5].id.ts )
);

scs8hd_clkbuf_1 \dstage[5].id.delaybuf1  (
    .A(\dstage[5].id.ts ),
    .X(\dstage[5].id.d0 )
);

scs8hd_einvp_2 \dstage[5].id.delayen0  (
    .A(\dstage[5].id.d2 ),
    .TE(trim[5]),
    .Z(\dstage[5].id.out )
);

scs8hd_einvp_2 \dstage[5].id.delayen1  (
    .A(\dstage[5].id.d0 ),
    .TE(trim[18]),
    .Z(\dstage[5].id.d1 )
);

scs8hd_einvn_8 \dstage[5].id.delayenb0  (
    .A(\dstage[5].id.ts ),
    .TEB(trim[5]),
    .Z(\dstage[5].id.out )
);

scs8hd_einvn_4 \dstage[5].id.delayenb1  (
    .A(\dstage[5].id.ts ),
    .TEB(trim[18]),
    .Z(\dstage[5].id.d1 )
);

scs8hd_clkinv_1 \dstage[5].id.delayint0  (
    .A(\dstage[5].id.d1 ),
    .Y(\dstage[5].id.d2 )
);

scs8hd_clkbuf_2 \dstage[6].id.delaybuf0  (
    .A(\dstage[5].id.out ),
    .X(\dstage[6].id.ts )
);

scs8hd_clkbuf_1 \dstage[6].id.delaybuf1  (
    .A(\dstage[6].id.ts ),
    .X(\dstage[6].id.d0 )
);

scs8hd_einvp_2 \dstage[6].id.delayen0  (
    .A(\dstage[6].id.d2 ),
    .TE(trim[6]),
    .Z(\dstage[6].id.out )
);

scs8hd_einvp_2 \dstage[6].id.delayen1  (
    .A(\dstage[6].id.d0 ),
    .TE(trim[19]),
    .Z(\dstage[6].id.d1 )
);

scs8hd_einvn_8 \dstage[6].id.delayenb0  (
    .A(\dstage[6].id.ts ),
    .TEB(trim[6]),
    .Z(\dstage[6].id.out )
);

scs8hd_einvn_4 \dstage[6].id.delayenb1  (
    .A(\dstage[6].id.ts ),
    .TEB(trim[19]),
    .Z(\dstage[6].id.d1 )
);

scs8hd_clkinv_1 \dstage[6].id.delayint0  (
    .A(\dstage[6].id.d1 ),
    .Y(\dstage[6].id.d2 )
);

scs8hd_clkbuf_2 \dstage[7].id.delaybuf0  (
    .A(\dstage[6].id.out ),
    .X(\dstage[7].id.ts )
);

scs8hd_clkbuf_1 \dstage[7].id.delaybuf1  (
    .A(\dstage[7].id.ts ),
    .X(\dstage[7].id.d0 )
);

scs8hd_einvp_2 \dstage[7].id.delayen0  (
    .A(\dstage[7].id.d2 ),
    .TE(trim[7]),
    .Z(\dstage[7].id.out )
);

scs8hd_einvp_2 \dstage[7].id.delayen1  (
    .A(\dstage[7].id.d0 ),
    .TE(trim[20]),
    .Z(\dstage[7].id.d1 )
);

scs8hd_einvn_8 \dstage[7].id.delayenb0  (
    .A(\dstage[7].id.ts ),
    .TEB(trim[7]),
    .Z(\dstage[7].id.out )
);

scs8hd_einvn_4 \dstage[7].id.delayenb1  (
    .A(\dstage[7].id.ts ),
    .TEB(trim[20]),
    .Z(\dstage[7].id.d1 )
);

scs8hd_clkinv_1 \dstage[7].id.delayint0  (
    .A(\dstage[7].id.d1 ),
    .Y(\dstage[7].id.d2 )
);

scs8hd_clkbuf_2 \dstage[8].id.delaybuf0  (
    .A(\dstage[7].id.out ),
    .X(\dstage[8].id.ts )
);

scs8hd_clkbuf_1 \dstage[8].id.delaybuf1  (
    .A(\dstage[8].id.ts ),
    .X(\dstage[8].id.d0 )
);

scs8hd_einvp_2 \dstage[8].id.delayen0  (
    .A(\dstage[8].id.d2 ),
    .TE(trim[8]),
    .Z(\dstage[8].id.out )
);

scs8hd_einvp_2 \dstage[8].id.delayen1  (
    .A(\dstage[8].id.d0 ),
    .TE(trim[21]),
    .Z(\dstage[8].id.d1 )
);

scs8hd_einvn_8 \dstage[8].id.delayenb0  (
    .A(\dstage[8].id.ts ),
    .TEB(trim[8]),
    .Z(\dstage[8].id.out )
);

scs8hd_einvn_4 \dstage[8].id.delayenb1  (
    .A(\dstage[8].id.ts ),
    .TEB(trim[21]),
    .Z(\dstage[8].id.d1 )
);

scs8hd_clkinv_1 \dstage[8].id.delayint0  (
    .A(\dstage[8].id.d1 ),
    .Y(\dstage[8].id.d2 )
);

scs8hd_clkbuf_2 \dstage[9].id.delaybuf0  (
    .A(\dstage[8].id.out ),
    .X(\dstage[9].id.ts )
);

scs8hd_clkbuf_1 \dstage[9].id.delaybuf1  (
    .A(\dstage[9].id.ts ),
    .X(\dstage[9].id.d0 )
);

scs8hd_einvp_2 \dstage[9].id.delayen0  (
    .A(\dstage[9].id.d2 ),
    .TE(trim[9]),
    .Z(\dstage[10].id.in )
);

scs8hd_einvp_2 \dstage[9].id.delayen1  (
    .A(\dstage[9].id.d0 ),
    .TE(trim[22]),
    .Z(\dstage[9].id.d1 )
);

scs8hd_einvn_8 \dstage[9].id.delayenb0  (
    .A(\dstage[9].id.ts ),
    .TEB(trim[9]),
    .Z(\dstage[10].id.in )
);

scs8hd_einvn_4 \dstage[9].id.delayenb1  (
    .A(\dstage[9].id.ts ),
    .TEB(trim[22]),
    .Z(\dstage[9].id.d1 )
);

scs8hd_clkinv_1 \dstage[9].id.delayint0  (
    .A(\dstage[9].id.d1 ),
    .Y(\dstage[9].id.d2 )
);

scs8hd_clkinv_2 ibufp00 (
    .A(\dstage[0].id.in ),
    .Y(c[0])
);

scs8hd_clkinv_8 ibufp01 (
    .A(c[0]),
    .Y(_0_[0])
);

scs8hd_clkinv_2 ibufp10 (
    .A(\dstage[5].id.out ),
    .Y(c[1])
);

scs8hd_clkinv_8 ibufp11 (
    .A(c[1]),
    .Y(_0_[1])
);

scs8hd_conb_1 \iss.const1  (
    .HI(\iss.one ),
    .LO(_noconnect_1_)
);

scs8hd_or2_2 \iss.ctrlen0  (
    .A(reset),
    .B(trim[12]),
    .X(\iss.ctrl0 )
);

scs8hd_clkbuf_1 \iss.delaybuf0  (
    .A(\dstage[11].id.out ),
    .X(\iss.d0 )
);

scs8hd_einvp_2 \iss.delayen0  (
    .A(\iss.d2 ),
    .TE(trim[12]),
    .Z(\dstage[0].id.in )
);

scs8hd_einvp_2 \iss.delayen1  (
    .A(\iss.d0 ),
    .TE(trim[25]),
    .Z(\iss.d1 )
);

scs8hd_einvn_8 \iss.delayenb0  (
    .A(\dstage[11].id.out ),
    .TEB(\iss.ctrl0 ),
    .Z(\dstage[0].id.in )
);

scs8hd_einvn_4 \iss.delayenb1  (
    .A(\dstage[11].id.out ),
    .TEB(trim[25]),
    .Z(\iss.d1 )
);

scs8hd_clkinv_1 \iss.delayint0  (
    .A(\iss.d1 ),
    .Y(\iss.d2 )
);

scs8hd_einvp_1 \iss.reseten0  (
    .A(\iss.one ),
    .TE(reset),
    .Z(\dstage[0].id.in )
);

scs8hd_diode_2 antenna_0 (
   .DIODE(reset)
);

scs8hd_diode_2 antenna_1 [25:0] (
   .DIODE(trim)
);

endmodule