| [ |
| { |
| "pins": [ |
| [ |
| "(no matching pin)" |
| ], [ |
| "(no pins)" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "drn_hvc", |
| "src_bdy_hvc", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssd", |
| "vssio_q" |
| ], [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "drn_hvc", |
| "src_bdy_hvc", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssd", |
| "vssio_q" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "in_h", |
| "pad_a_noesd_h", |
| "pad_a_esd_0_h", |
| "pad_a_esd_1_h", |
| "pad", |
| "dm<2>", |
| "dm<1>", |
| "dm<0>", |
| "hld_h_n", |
| "in", |
| "inp_dis", |
| "ib_mode_sel", |
| "enable_h", |
| "enable_vdda_h", |
| "enable_inp_h", |
| "oe_n", |
| "tie_hi_esd", |
| "tie_lo_esd", |
| "slow", |
| "vtrip_sel", |
| "hld_ovr", |
| "analog_en", |
| "analog_sel", |
| "enable_vddio", |
| "enable_vswitch_h", |
| "analog_pol", |
| "out", |
| "amuxbus_a", |
| "amuxbus_b", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssd", |
| "vssio_q" |
| ], [ |
| "in_h", |
| "pad_a_noesd_h", |
| "pad_a_esd_0_h", |
| "pad_a_esd_1_h", |
| "pad", |
| "dm[2]", |
| "dm[1]", |
| "dm[0]", |
| "hld_h_n", |
| "in", |
| "inp_dis", |
| "ib_mode_sel", |
| "enable_h", |
| "enable_vdda_h", |
| "enable_inp_h", |
| "oe_n", |
| "tie_hi_esd", |
| "tie_lo_esd", |
| "slow", |
| "vtrip_sel", |
| "hld_ovr", |
| "analog_en", |
| "analog_sel", |
| "enable_vddio", |
| "enable_vswitch_h", |
| "analog_pol", |
| "out", |
| "amuxbus_a", |
| "amuxbus_b", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssd", |
| "vssio_q" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "LO" |
| ], [ |
| "LO" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "drn_lvc1", |
| "drn_lvc2", |
| "src_bdy_lvc1", |
| "src_bdy_lvc2", |
| "bdy2_b2b", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssio_q" |
| ], [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "drn_lvc1", |
| "drn_lvc2", |
| "src_bdy_lvc1", |
| "src_bdy_lvc2", |
| "bdy2_b2b", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssio_q" |
| ] |
| ] |
| }, |
| { |
| }, |
| { |
| }, |
| { |
| "pins": [ |
| [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "analog_en", |
| "analog_pol", |
| "analog_sel", |
| "dm<2>", |
| "dm<1>", |
| "dm<0>", |
| "enable_h", |
| "enable_inp_h", |
| "enable_vdda_h", |
| "enable_vddio", |
| "enable_vswitch_h", |
| "hld_h_n", |
| "hld_ovr", |
| "hys_trim", |
| "ib_mode_sel<1>", |
| "ib_mode_sel<0>", |
| "in", |
| "in_h", |
| "inp_dis", |
| "oe_n", |
| "out", |
| "pad", |
| "pad_a_esd_0_h", |
| "pad_a_esd_1_h", |
| "pad_a_noesd_h", |
| "slew_ctl<1>", |
| "slew_ctl<0>", |
| "slow", |
| "tie_hi_esd", |
| "tie_lo_esd", |
| "vccd", |
| "vcchib", |
| "vdda", |
| "vddio", |
| "vddio_q", |
| "vinref", |
| "vssa", |
| "vssd", |
| "vssio", |
| "vssio_q", |
| "vswitch", |
| "vtrip_sel" |
| ], [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "analog_en", |
| "analog_pol", |
| "analog_sel", |
| "dm[2]", |
| "dm[1]", |
| "dm[0]", |
| "enable_h", |
| "enable_inp_h", |
| "enable_vdda_h", |
| "enable_vddio", |
| "enable_vswitch_h", |
| "hld_h_n", |
| "hld_ovr", |
| "hys_trim", |
| "ib_mode_sel[1]", |
| "ib_mode_sel[0]", |
| "in", |
| "in_h", |
| "inp_dis", |
| "oe_n", |
| "out", |
| "pad", |
| "pad_a_esd_0_h", |
| "pad_a_esd_1_h", |
| "pad_a_noesd_h", |
| "slew_ctl[1]", |
| "slew_ctl[0]", |
| "slow", |
| "tie_hi_esd", |
| "tie_lo_esd", |
| "vccd", |
| "vcchib", |
| "vdda", |
| "vddio", |
| "vddio_q", |
| "vinref", |
| "vssa", |
| "vssd", |
| "vssio", |
| "vssio_q", |
| "vswitch", |
| "vtrip_sel" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "drn_lvc1", |
| "drn_lvc2", |
| "src_bdy_lvc1", |
| "src_bdy_lvc2", |
| "bdy2_b2b", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssd", |
| "vssio_q" |
| ], [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "drn_lvc1", |
| "drn_lvc2", |
| "src_bdy_lvc1", |
| "src_bdy_lvc2", |
| "bdy2_b2b", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssd", |
| "vssio_q" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "drn_hvc", |
| "src_bdy_hvc", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssd", |
| "vssio_q" |
| ], [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "drn_hvc", |
| "src_bdy_hvc", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssd", |
| "vssio_q" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "drn_lvc1", |
| "drn_lvc2", |
| "src_bdy_lvc1", |
| "src_bdy_lvc2", |
| "bdy2_b2b", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssd", |
| "vssio_q" |
| ], [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "drn_lvc1", |
| "drn_lvc2", |
| "src_bdy_lvc1", |
| "src_bdy_lvc2", |
| "bdy2_b2b", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssd", |
| "vssio_q" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "drn_hvc", |
| "src_bdy_hvc", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssd", |
| "vssio_q" |
| ], [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "drn_hvc", |
| "src_bdy_hvc", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssd", |
| "vssio_q" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "drn_hvc", |
| "src_bdy_hvc", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssd", |
| "vssio_q" |
| ], [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "drn_hvc", |
| "src_bdy_hvc", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssd", |
| "vssio_q" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "drn_lvc1", |
| "drn_lvc2", |
| "src_bdy_lvc1", |
| "src_bdy_lvc2", |
| "bdy2_b2b", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssio_q" |
| ], [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "drn_lvc1", |
| "drn_lvc2", |
| "src_bdy_lvc1", |
| "src_bdy_lvc2", |
| "bdy2_b2b", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssio_q" |
| ] |
| ] |
| }, |
| { |
| }, |
| { |
| "pins": [ |
| [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "drn_lvc1", |
| "drn_lvc2", |
| "src_bdy_lvc1", |
| "src_bdy_lvc2", |
| "bdy2_b2b", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssio_q" |
| ], [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "drn_lvc1", |
| "drn_lvc2", |
| "src_bdy_lvc1", |
| "src_bdy_lvc2", |
| "bdy2_b2b", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssio_q" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssd", |
| "vssio_q" |
| ], [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssd", |
| "vssio_q" |
| ] |
| ] |
| }, |
| { |
| }, |
| { |
| }, |
| { |
| "pins": [ |
| [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "disable_pullup_h", |
| "en_vddio_sig_h", |
| "enable_h", |
| "enable_vddio", |
| "filt_in_h", |
| "inp_sel_h", |
| "pad", |
| "pad_a_esd_h", |
| "pullup_h", |
| "tie_hi_esd", |
| "tie_lo_esd", |
| "tie_weak_hi_h", |
| "vccd", |
| "vcchib", |
| "vdda", |
| "vddio", |
| "vddio_q", |
| "vssa", |
| "vssd", |
| "vssio", |
| "vssio_q", |
| "vswitch", |
| "xres_h_n" |
| ], [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "disable_pullup_h", |
| "en_vddio_sig_h", |
| "enable_h", |
| "enable_vddio", |
| "filt_in_h", |
| "inp_sel_h", |
| "pad", |
| "pad_a_esd_h", |
| "pullup_h", |
| "tie_hi_esd", |
| "tie_lo_esd", |
| "tie_weak_hi_h", |
| "vccd", |
| "vcchib", |
| "vdda", |
| "vddio", |
| "vddio_q", |
| "vssa", |
| "vssd", |
| "vssio", |
| "vssio_q", |
| "vswitch", |
| "xres_h_n" |
| ] |
| ] |
| }, |
| { |
| "name": [ |
| "striVe", |
| "striVe" |
| ], |
| "devices": [ |
| [ |
| ["s8iom0_vddio_hvc_pad", 2], |
| ["s8iom0_gpiov2_pad", 36], |
| ["scs8hd_conb_1", 4], |
| ["s8iom0_vssd_lvc_pad", 1], |
| ["digital_pll", 1], |
| ["lvlshiftdown", 1], |
| ["s8iom0s8_top_gpio_ovtv2", 2], |
| ["s8iom0_vccd_lvc_pad", 2], |
| ["s8iom0_vccd_hvc_pad", 2], |
| ["s8iom0_vdda_lvc_pad", 4], |
| ["s8iom0_vssa_hvc_pad", 4], |
| ["s8iom0_vdda_hvc_pad", 2], |
| ["s8iom0_vssio_lvc_pad", 1], |
| ["striVe_clkrst", 1], |
| ["s8iom0_vssa_lvc_pad", 1], |
| ["s8iom0_corner_pad", 4], |
| ["striVe_soc", 1], |
| ["striVe_spi", 1], |
| ["s8iom0s8_top_xres4v2", 1 ] |
| ], [ |
| ["s8iom0_vddio_hvc_pad", 2 ], |
| ["s8iom0_gpiov2_pad", 36 ], |
| ["scs8hd_conb_1", 4 ], |
| ["s8iom0_vssd_lvc_pad", 1 ], |
| ["digital_pll", 1 ], |
| ["lvlshiftdown", 1 ], |
| ["s8iom0s8_top_gpio_ovtv2", 2 ], |
| ["s8iom0_vccd_lvc_pad", 2 ], |
| ["s8iom0_vccd_hvc_pad", 2 ], |
| ["s8iom0_vdda_lvc_pad", 4 ], |
| ["s8iom0_vssa_hvc_pad", 4 ], |
| ["s8iom0_vdda_hvc_pad", 2 ], |
| ["s8iom0_vssio_lvc_pad", 1 ], |
| ["striVe_clkrst", 1 ], |
| ["s8iom0_vssa_lvc_pad", 1 ], |
| ["s8iom0_corner_pad", 4 ], |
| ["striVe_soc", 1 ], |
| ["striVe_spi", 1 ], |
| ["s8iom0s8_top_xres4v2", 1 ] |
| ] |
| ], |
| "nets": [ |
| 615, |
| 617 |
| ], |
| "badnets": [ |
| [ |
| [ |
| [ |
| "xi_pad/amuxbus_a", |
| [ |
| [ "s8iom0_vddio_hvc_pad", "amuxbus_a", 2 ], |
| [ "s8iom0_gpiov2_pad", "amuxbus_a", 36 ], |
| [ "s8iom0_vssd_lvc_pad", "amuxbus_a", 1 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "amuxbus_a", 2 ], |
| [ "s8iom0_vccd_lvc_pad", "amuxbus_a", 2 ], |
| [ "s8iom0_vccd_hvc_pad", "amuxbus_a", 2 ], |
| [ "s8iom0_vdda_lvc_pad", "amuxbus_a", 4 ], |
| [ "s8iom0_vssa_hvc_pad", "amuxbus_a", 4 ], |
| [ "s8iom0_vdda_hvc_pad", "amuxbus_a", 2 ], |
| [ "s8iom0_vssio_lvc_pad", "amuxbus_a", 1 ], |
| [ "s8iom0_vssa_lvc_pad", "amuxbus_a", 1 ], |
| [ "s8iom0_corner_pad", "amuxbus_a", 4 ], |
| [ "s8iom0s8_top_xres4v2", "amuxbus_a", 1 ] |
| ] |
| ], |
| [ |
| "xi_pad/amuxbus_b", |
| [ |
| [ "s8iom0_vddio_hvc_pad", "amuxbus_b", 2 ], |
| [ "s8iom0_gpiov2_pad", "amuxbus_b", 36 ], |
| [ "s8iom0_vssd_lvc_pad", "amuxbus_b", 1 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "amuxbus_b", 2 ], |
| [ "s8iom0_vccd_lvc_pad", "amuxbus_b", 2 ], |
| [ "s8iom0_vccd_hvc_pad", "amuxbus_b", 2 ], |
| [ "s8iom0_vdda_lvc_pad", "amuxbus_b", 4 ], |
| [ "s8iom0_vssa_hvc_pad", "amuxbus_b", 4 ], |
| [ "s8iom0_vdda_hvc_pad", "amuxbus_b", 2 ], |
| [ "s8iom0_vssio_lvc_pad", "amuxbus_b", 1 ], |
| [ "s8iom0_vssa_lvc_pad", "amuxbus_b", 1 ], |
| [ "s8iom0_corner_pad", "amuxbus_b", 4 ], |
| [ "s8iom0s8_top_xres4v2", "amuxbus_b", 1 ] |
| ] |
| ], |
| [ |
| "xi_pad/vswitch", |
| [ |
| [ "s8iom0_vddio_hvc_pad", "vswitch", 2 ], |
| [ "s8iom0_gpiov2_pad", "vswitch", 36 ], |
| [ "s8iom0_vssd_lvc_pad", "vswitch", 1 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "vswitch", 2 ], |
| [ "s8iom0_vccd_lvc_pad", "vswitch", 2 ], |
| [ "s8iom0_vccd_hvc_pad", "vswitch", 2 ], |
| [ "s8iom0_vdda_lvc_pad", "vswitch", 4 ], |
| [ "s8iom0_vssa_hvc_pad", "vswitch", 4 ], |
| [ "s8iom0_vdda_hvc_pad", "vswitch", 2 ], |
| [ "s8iom0_vssio_lvc_pad", "vswitch", 1 ], |
| [ "s8iom0_vssa_lvc_pad", "vswitch", 1 ], |
| [ "s8iom0_corner_pad", "vswitch", 4 ], |
| [ "s8iom0s8_top_xres4v2", "vswitch", 1 ] |
| ] |
| ], |
| [ |
| "xi_pad/vddio_q", |
| [ |
| [ "s8iom0_vddio_hvc_pad", "vddio_q", 2 ], |
| [ "s8iom0_gpiov2_pad", "vddio_q", 36 ], |
| [ "s8iom0_vssd_lvc_pad", "vddio_q", 1 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "vddio_q", 2 ], |
| [ "s8iom0_vccd_lvc_pad", "vddio_q", 2 ], |
| [ "s8iom0_vccd_hvc_pad", "vddio_q", 2 ], |
| [ "s8iom0_vdda_lvc_pad", "vddio_q", 4 ], |
| [ "s8iom0_vssa_hvc_pad", "vddio_q", 4 ], |
| [ "s8iom0_vdda_hvc_pad", "vddio_q", 2 ], |
| [ "s8iom0_vssio_lvc_pad", "vddio_q", 1 ], |
| [ "s8iom0_vssa_lvc_pad", "vddio_q", 1 ], |
| [ "s8iom0_corner_pad", "vddio_q", 4 ], |
| [ "s8iom0s8_top_xres4v2", "vddio_q", 1 ] |
| ] |
| ], |
| [ |
| "xi_pad/vcchib", |
| [ |
| [ "s8iom0_vddio_hvc_pad", "vcchib", 2 ], |
| [ "s8iom0_gpiov2_pad", "vcchib", 36 ], |
| [ "s8iom0_vssd_lvc_pad", "vcchib", 1 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "vcchib", 2 ], |
| [ "s8iom0_vccd_lvc_pad", "vcchib", 2 ], |
| [ "s8iom0_vccd_hvc_pad", "vcchib", 2 ], |
| [ "s8iom0_vdda_lvc_pad", "vcchib", 4 ], |
| [ "s8iom0_vssa_hvc_pad", "vcchib", 4 ], |
| [ "s8iom0_vdda_hvc_pad", "vcchib", 2 ], |
| [ "s8iom0_vssio_lvc_pad", "vcchib", 1 ], |
| [ "s8iom0_vssa_lvc_pad", "vcchib", 1 ], |
| [ "s8iom0_corner_pad", "vcchib", 4 ], |
| [ "s8iom0s8_top_xres4v2", "vcchib", 1 ] |
| ] |
| ], |
| [ |
| "xi_pad/vssio_q", |
| [ |
| [ "s8iom0_vddio_hvc_pad", "vssio_q", 2 ], |
| [ "s8iom0_gpiov2_pad", "vssio_q", 36 ], |
| [ "s8iom0_vssd_lvc_pad", "vssio_q", 1 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "vssio_q", 2 ], |
| [ "s8iom0_vccd_lvc_pad", "vssio_q", 2 ], |
| [ "s8iom0_vccd_hvc_pad", "vssio_q", 2 ], |
| [ "s8iom0_vdda_lvc_pad", "vssio_q", 4 ], |
| [ "s8iom0_vssa_hvc_pad", "vssio_q", 4 ], |
| [ "s8iom0_vdda_hvc_pad", "vssio_q", 2 ], |
| [ "s8iom0_vssio_lvc_pad", "vssio_q", 1 ], |
| [ "s8iom0_vssa_lvc_pad", "vssio_q", 1 ], |
| [ "s8iom0_corner_pad", "vssio_q", 4 ], |
| [ "s8iom0s8_top_xres4v2", "vssio_q", 1 ] |
| ] |
| ], |
| [ |
| "vss", |
| [ |
| [ "s8iom0_vddio_hvc_pad", "vssa", 2 ], |
| [ "s8iom0_vddio_hvc_pad", "vdda", 2 ], |
| [ "s8iom0_vddio_hvc_pad", "vddio", 2 ], |
| [ "s8iom0_vddio_hvc_pad", "vccd", 2 ], |
| [ "s8iom0_vddio_hvc_pad", "vssio", 2 ], |
| [ "s8iom0_vddio_hvc_pad", "vssd", 2 ], |
| [ "s8iom0_gpiov2_pad", "vssa", 36 ], |
| [ "s8iom0_gpiov2_pad", "vdda", 36 ], |
| [ "s8iom0_gpiov2_pad", "vddio", 36 ], |
| [ "s8iom0_gpiov2_pad", "vccd", 36 ], |
| [ "s8iom0_gpiov2_pad", "vssio", 36 ], |
| [ "s8iom0_gpiov2_pad", "vssd", 36 ], |
| [ "s8iom0_vssd_lvc_pad", "vssa", 1 ], |
| [ "s8iom0_vssd_lvc_pad", "vdda", 1 ], |
| [ "s8iom0_vssd_lvc_pad", "vddio", 1 ], |
| [ "s8iom0_vssd_lvc_pad", "vccd", 1 ], |
| [ "s8iom0_vssd_lvc_pad", "vssio", 1 ], |
| [ "digital_pll", "irb/vpwr", 1 ], |
| [ "digital_pll", "w_n1073741817_n1073741817#", 1 ], |
| [ "digital_pll", "irb/vgnd", 1 ], |
| [ "lvlshiftdown", "vnb", 1 ], |
| [ "lvlshiftdown", "vpwr", 1 ], |
| [ "lvlshiftdown", "vpb", 1 ], |
| [ "lvlshiftdown", "vgnd", 1 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "vccd", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "vdda", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "vddio", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "vssa", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "vssd", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "vssio", 2 ], |
| [ "s8iom0_vccd_lvc_pad", "vssa", 2 ], |
| [ "s8iom0_vccd_lvc_pad", "vdda", 2 ], |
| [ "s8iom0_vccd_lvc_pad", "vddio", 2 ], |
| [ "s8iom0_vccd_lvc_pad", "vccd", 2 ], |
| [ "s8iom0_vccd_lvc_pad", "vssio", 2 ], |
| [ "s8iom0_vccd_lvc_pad", "vssd", 2 ], |
| [ "s8iom0_vccd_hvc_pad", "vssa", 2 ], |
| [ "s8iom0_vccd_hvc_pad", "vdda", 2 ], |
| [ "s8iom0_vccd_hvc_pad", "vddio", 2 ], |
| [ "s8iom0_vccd_hvc_pad", "vccd", 2 ], |
| [ "s8iom0_vccd_hvc_pad", "vssio", 2 ], |
| [ "s8iom0_vccd_hvc_pad", "vssd", 2 ], |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "s8iom0_vdda_lvc_pad", "vssa", 4 ], |
| [ "s8iom0_vdda_lvc_pad", "vdda", 4 ], |
| [ "s8iom0_vdda_lvc_pad", "vddio", 4 ], |
| [ "s8iom0_vdda_lvc_pad", "vccd", 4 ], |
| [ "s8iom0_vdda_lvc_pad", "vssio", 4 ], |
| [ "s8iom0_vdda_lvc_pad", "vssd", 4 ], |
| [ "s8iom0_vssa_hvc_pad", "vssa", 4 ], |
| [ "s8iom0_vssa_hvc_pad", "vdda", 4 ], |
| [ "s8iom0_vssa_hvc_pad", "vddio", 4 ], |
| [ "s8iom0_vssa_hvc_pad", "vccd", 4 ], |
| [ "s8iom0_vssa_hvc_pad", "vssio", 4 ], |
| [ "s8iom0_vssa_hvc_pad", "vssd", 4 ], |
| [ "s8iom0_vdda_hvc_pad", "vssa", 2 ], |
| [ "s8iom0_vdda_hvc_pad", "vdda", 2 ], |
| [ "s8iom0_vdda_hvc_pad", "vddio", 2 ], |
| [ "s8iom0_vdda_hvc_pad", "vccd", 2 ], |
| [ "s8iom0_vdda_hvc_pad", "vssio", 2 ], |
| [ "s8iom0_vdda_hvc_pad", "vssd", 2 ], |
| [ "s8iom0_vssio_lvc_pad", "vssa", 1 ], |
| [ "s8iom0_vssio_lvc_pad", "vdda", 1 ], |
| [ "s8iom0_vssio_lvc_pad", "vddio", 1 ], |
| [ "s8iom0_vssio_lvc_pad", "vccd", 1 ], |
| [ "s8iom0_vssio_lvc_pad", "vssio", 1 ], |
| [ "striVe_clkrst", "_07_/vpwr", 1 ], |
| [ "striVe_clkrst", "w_n1073741817_n1073741817#", 1 ], |
| [ "striVe_clkrst", "_06_/vgnd", 1 ], |
| [ "s8iom0_vssa_lvc_pad", "vssa", 1 ], |
| [ "s8iom0_vssa_lvc_pad", "vdda", 1 ], |
| [ "s8iom0_vssa_lvc_pad", "vddio", 1 ], |
| [ "s8iom0_vssa_lvc_pad", "vccd", 1 ], |
| [ "s8iom0_vssa_lvc_pad", "vssio", 1 ], |
| [ "s8iom0_corner_pad", "vssa", 4 ], |
| [ "s8iom0_corner_pad", "vdda", 4 ], |
| [ "s8iom0_corner_pad", "vddio", 4 ], |
| [ "s8iom0_corner_pad", "vccd", 4 ], |
| [ "s8iom0_corner_pad", "vssio", 4 ], |
| [ "s8iom0_corner_pad", "vssd", 4 ], |
| [ "striVe_soc", "gpio_in_pad[12]", 1 ], |
| [ "striVe_soc", "PHY_9/vgnd", 1 ], |
| [ "striVe_soc", "PHY_9/vpwr", 1 ], |
| [ "striVe_soc", "PHY_9/vgnd", 1 ], |
| [ "striVe_spi", "_423_/vpwr", 1 ], |
| [ "striVe_spi", "w_n1073741817_n1073741817#", 1 ], |
| [ "striVe_spi", "_423_/vgnd", 1 ], |
| [ "s8iom0s8_top_xres4v2", "vccd", 1 ], |
| [ "s8iom0s8_top_xres4v2", "vdda", 1 ], |
| [ "s8iom0s8_top_xres4v2", "vddio", 1 ], |
| [ "s8iom0s8_top_xres4v2", "vssa", 1 ], |
| [ "s8iom0s8_top_xres4v2", "vssd", 1 ], |
| [ "s8iom0s8_top_xres4v2", "vssio", 1 ] |
| ] |
| ], |
| [ |
| "xclk_pad/in_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "in_h", 1 ] |
| ] |
| ], |
| [ |
| "CSB_pad/in_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "in_h", 1 ] |
| ] |
| ], |
| [ |
| "xi_pad/in_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "in_h", 1 ] |
| ] |
| ], |
| [ |
| "SDO_pad/in_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "in_h", 1 ] |
| ] |
| ], |
| [ |
| "xo_pad/in_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "in_h", 1 ] |
| ] |
| ], |
| [ |
| "flash_io2_pad/in_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "in_h", 1 ] |
| ] |
| ], |
| [ |
| "flash_io1_pad/in_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "in_h", 1 ] |
| ] |
| ], |
| [ |
| "SCK_pad/in_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "in_h", 1 ] |
| ] |
| ], |
| [ |
| "irq_pad/in_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "in_h", 1 ] |
| ] |
| ], |
| [ |
| "xclk_pad/pad_a_noesd_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_noesd_h", 1 ] |
| ] |
| ], |
| [ |
| "CSB_pad/pad_a_noesd_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_noesd_h", 1 ] |
| ] |
| ], |
| [ |
| "xi_pad/pad_a_noesd_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_noesd_h", 1 ] |
| ] |
| ], |
| [ |
| "SDO_pad/pad_a_noesd_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_noesd_h", 1 ] |
| ] |
| ], |
| [ |
| "xo_pad/pad_a_noesd_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_noesd_h", 1 ] |
| ] |
| ], |
| [ |
| "flash_io2_pad/pad_a_noesd_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_noesd_h", 1 ] |
| ] |
| ], |
| [ |
| "flash_io1_pad/pad_a_noesd_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_noesd_h", 1 ] |
| ] |
| ], |
| [ |
| "SCK_pad/pad_a_noesd_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_noesd_h", 1 ] |
| ] |
| ], |
| [ |
| "irq_pad/pad_a_noesd_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_noesd_h", 1 ] |
| ] |
| ], |
| [ |
| "xclk_pad/pad_a_esd_0_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_0_h", 1 ] |
| ] |
| ], |
| [ |
| "CSB_pad/pad_a_esd_0_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_0_h", 1 ] |
| ] |
| ], |
| [ |
| "xi_pad/pad_a_esd_0_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_0_h", 1 ] |
| ] |
| ], |
| [ |
| "SDO_pad/pad_a_esd_0_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_0_h", 1 ] |
| ] |
| ], |
| [ |
| "xo_pad/pad_a_esd_0_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_0_h", 1 ] |
| ] |
| ], |
| [ |
| "flash_io2_pad/pad_a_esd_0_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_0_h", 1 ] |
| ] |
| ], |
| [ |
| "flash_io1_pad/pad_a_esd_0_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_0_h", 1 ] |
| ] |
| ], |
| [ |
| "SCK_pad/pad_a_esd_0_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_0_h", 1 ] |
| ] |
| ], |
| [ |
| "irq_pad/pad_a_esd_0_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_0_h", 1 ] |
| ] |
| ], |
| [ |
| "xclk_pad/pad_a_esd_1_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_1_h", 1 ] |
| ] |
| ], |
| [ |
| "CSB_pad/pad_a_esd_1_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_1_h", 1 ] |
| ] |
| ], |
| [ |
| "xi_pad/pad_a_esd_1_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_1_h", 1 ] |
| ] |
| ], |
| [ |
| "SDO_pad/pad_a_esd_1_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_1_h", 1 ] |
| ] |
| ], |
| [ |
| "xo_pad/pad_a_esd_1_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_1_h", 1 ] |
| ] |
| ], |
| [ |
| "flash_io2_pad/pad_a_esd_1_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_1_h", 1 ] |
| ] |
| ], |
| [ |
| "flash_io1_pad/pad_a_esd_1_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_1_h", 1 ] |
| ] |
| ], |
| [ |
| "SCK_pad/pad_a_esd_1_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_1_h", 1 ] |
| ] |
| ], |
| [ |
| "irq_pad/pad_a_esd_1_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_1_h", 1 ] |
| ] |
| ], |
| [ |
| "xclk", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad", 1 ] |
| ] |
| ], |
| [ |
| "CSB", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad", 1 ] |
| ] |
| ], |
| [ |
| "xi", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad", 1 ] |
| ] |
| ], |
| [ |
| "SDO", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad", 1 ] |
| ] |
| ], |
| [ |
| "xo", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad", 1 ] |
| ] |
| ], |
| [ |
| "flash_io2", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad", 1 ] |
| ] |
| ], |
| [ |
| "flash_io1", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad", 1 ] |
| ] |
| ], |
| [ |
| "SCK", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad", 1 ] |
| ] |
| ], |
| [ |
| "irq", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad", 1 ] |
| ] |
| ], |
| [ |
| "xclk_pad/in", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ] |
| ] |
| ], |
| [ |
| "SDO_pad/in", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ] |
| ] |
| ], |
| [ |
| "xclk_pad/tie_hi_esd", |
| [ |
| [ "s8iom0_gpiov2_pad", "tie_hi_esd", 1 ] |
| ] |
| ], |
| [ |
| "CSB_pad/tie_hi_esd", |
| [ |
| [ "s8iom0_gpiov2_pad", "tie_hi_esd", 1 ] |
| ] |
| ], |
| [ |
| "xi_pad/tie_hi_esd", |
| [ |
| [ "s8iom0_gpiov2_pad", "tie_hi_esd", 1 ] |
| ] |
| ], |
| [ |
| "SDO_pad/tie_hi_esd", |
| [ |
| [ "s8iom0_gpiov2_pad", "tie_hi_esd", 1 ] |
| ] |
| ], |
| [ |
| "xo_pad/tie_hi_esd", |
| [ |
| [ "s8iom0_gpiov2_pad", "tie_hi_esd", 1 ] |
| ] |
| ], |
| [ |
| "flash_io2_pad/tie_hi_esd", |
| [ |
| [ "s8iom0_gpiov2_pad", "tie_hi_esd", 1 ] |
| ] |
| ], |
| [ |
| "flash_io1_pad/tie_hi_esd", |
| [ |
| [ "s8iom0_gpiov2_pad", "tie_hi_esd", 1 ] |
| ] |
| ], |
| [ |
| "SCK_pad/tie_hi_esd", |
| [ |
| [ "s8iom0_gpiov2_pad", "tie_hi_esd", 1 ] |
| ] |
| ], |
| [ |
| "irq_pad/tie_hi_esd", |
| [ |
| [ "s8iom0_gpiov2_pad", "tie_hi_esd", 1 ] |
| ] |
| ], |
| [ |
| "pll/clockp[1]", |
| [ |
| [ "digital_pll", "clockp[1]", 1 ] |
| ] |
| ], |
| [ |
| "pll/clockp[0]", |
| [ |
| [ "digital_pll", "clockp[0]", 1 ] |
| ] |
| ], |
| [ |
| "pll/clockd[3]", |
| [ |
| [ "digital_pll", "clockd[3]", 1 ] |
| ] |
| ], |
| [ |
| "pll/clockd[2]", |
| [ |
| [ "digital_pll", "clockd[2]", 1 ] |
| ] |
| ], |
| [ |
| "pll/clockd[1]", |
| [ |
| [ "digital_pll", "clockd[1]", 1 ] |
| ] |
| ], |
| [ |
| "xi_pad/out", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ] |
| ] |
| ], |
| [ |
| "core/adc0_ena", |
| [ |
| [ "striVe_soc", "adc0_ena", 1 ] |
| ] |
| ], |
| [ |
| "core/adc0_convert", |
| [ |
| [ "striVe_soc", "adc0_convert", 1 ] |
| ] |
| ], |
| [ |
| "core/adc0_data[9]", |
| [ |
| [ "striVe_soc", "adc0_data[9]", 1 ] |
| ] |
| ], |
| [ |
| "core/adc0_data[8]", |
| [ |
| [ "striVe_soc", "adc0_data[8]", 1 ] |
| ] |
| ], |
| [ |
| "core/adc0_data[7]", |
| [ |
| [ "striVe_soc", "adc0_data[7]", 1 ] |
| ] |
| ], |
| [ |
| "core/adc0_data[6]", |
| [ |
| [ "striVe_soc", "adc0_data[6]", 1 ] |
| ] |
| ], |
| [ |
| "core/adc0_data[5]", |
| [ |
| [ "striVe_soc", "adc0_data[5]", 1 ] |
| ] |
| ], |
| [ |
| "core/adc0_data[4]", |
| [ |
| [ "striVe_soc", "adc0_data[4]", 1 ] |
| ] |
| ], |
| [ |
| "core/adc0_data[3]", |
| [ |
| [ "striVe_soc", "adc0_data[3]", 1 ] |
| ] |
| ], |
| [ |
| "core/adc0_data[2]", |
| [ |
| [ "striVe_soc", "adc0_data[2]", 1 ] |
| ] |
| ], |
| [ |
| "core/adc0_data[1]", |
| [ |
| [ "striVe_soc", "adc0_data[1]", 1 ] |
| ] |
| ], |
| [ |
| "core/adc0_data[0]", |
| [ |
| [ "striVe_soc", "adc0_data[0]", 1 ] |
| ] |
| ], |
| [ |
| "core/adc0_done", |
| [ |
| [ "striVe_soc", "adc0_done", 1 ] |
| ] |
| ], |
| [ |
| "core/adc0_clk", |
| [ |
| [ "striVe_soc", "adc0_clk", 1 ] |
| ] |
| ], |
| [ |
| "core/adc0_inputsrc[1]", |
| [ |
| [ "striVe_soc", "adc0_inputsrc[1]", 1 ] |
| ] |
| ], |
| [ |
| "core/adc0_inputsrc[0]", |
| [ |
| [ "striVe_soc", "adc0_inputsrc[0]", 1 ] |
| ] |
| ], |
| [ |
| "core/adc1_ena", |
| [ |
| [ "striVe_soc", "adc1_ena", 1 ] |
| ] |
| ], |
| [ |
| "core/adc1_convert", |
| [ |
| [ "striVe_soc", "adc1_convert", 1 ] |
| ] |
| ], |
| [ |
| "core/adc1_clk", |
| [ |
| [ "striVe_soc", "adc1_clk", 1 ] |
| ] |
| ], |
| [ |
| "core/adc1_inputsrc[1]", |
| [ |
| [ "striVe_soc", "adc1_inputsrc[1]", 1 ] |
| ] |
| ], |
| [ |
| "core/adc1_inputsrc[0]", |
| [ |
| [ "striVe_soc", "adc1_inputsrc[0]", 1 ] |
| ] |
| ], |
| [ |
| "core/adc1_data[9]", |
| [ |
| [ "striVe_soc", "adc1_data[9]", 1 ] |
| ] |
| ], |
| [ |
| "core/adc1_data[8]", |
| [ |
| [ "striVe_soc", "adc1_data[8]", 1 ] |
| ] |
| ], |
| [ |
| "core/adc1_data[7]", |
| [ |
| [ "striVe_soc", "adc1_data[7]", 1 ] |
| ] |
| ], |
| [ |
| "core/adc1_data[6]", |
| [ |
| [ "striVe_soc", "adc1_data[6]", 1 ] |
| ] |
| ], |
| [ |
| "core/adc1_data[5]", |
| [ |
| [ "striVe_soc", "adc1_data[5]", 1 ] |
| ] |
| ], |
| [ |
| "core/adc1_data[4]", |
| [ |
| [ "striVe_soc", "adc1_data[4]", 1 ] |
| ] |
| ], |
| [ |
| "core/adc1_data[3]", |
| [ |
| [ "striVe_soc", "adc1_data[3]", 1 ] |
| ] |
| ], |
| [ |
| "core/adc1_data[2]", |
| [ |
| [ "striVe_soc", "adc1_data[2]", 1 ] |
| ] |
| ], |
| [ |
| "core/adc1_data[1]", |
| [ |
| [ "striVe_soc", "adc1_data[1]", 1 ] |
| ] |
| ], |
| [ |
| "core/adc1_data[0]", |
| [ |
| [ "striVe_soc", "adc1_data[0]", 1 ] |
| ] |
| ], |
| [ |
| "core/adc1_done", |
| [ |
| [ "striVe_soc", "adc1_done", 1 ] |
| ] |
| ], |
| [ |
| "core/dac_ena", |
| [ |
| [ "striVe_soc", "dac_ena", 1 ] |
| ] |
| ], |
| [ |
| "core/dac_value[9]", |
| [ |
| [ "striVe_soc", "dac_value[9]", 1 ] |
| ] |
| ], |
| [ |
| "core/dac_value[8]", |
| [ |
| [ "striVe_soc", "dac_value[8]", 1 ] |
| ] |
| ], |
| [ |
| "core/dac_value[7]", |
| [ |
| [ "striVe_soc", "dac_value[7]", 1 ] |
| ] |
| ], |
| [ |
| "core/dac_value[6]", |
| [ |
| [ "striVe_soc", "dac_value[6]", 1 ] |
| ] |
| ], |
| [ |
| "core/dac_value[5]", |
| [ |
| [ "striVe_soc", "dac_value[5]", 1 ] |
| ] |
| ], |
| [ |
| "core/dac_value[4]", |
| [ |
| [ "striVe_soc", "dac_value[4]", 1 ] |
| ] |
| ], |
| [ |
| "core/dac_value[3]", |
| [ |
| [ "striVe_soc", "dac_value[3]", 1 ] |
| ] |
| ], |
| [ |
| "core/dac_value[2]", |
| [ |
| [ "striVe_soc", "dac_value[2]", 1 ] |
| ] |
| ], |
| [ |
| "core/dac_value[1]", |
| [ |
| [ "striVe_soc", "dac_value[1]", 1 ] |
| ] |
| ], |
| [ |
| "core/dac_value[0]", |
| [ |
| [ "striVe_soc", "dac_value[0]", 1 ] |
| ] |
| ], |
| [ |
| "core/analog_out_sel", |
| [ |
| [ "striVe_soc", "analog_out_sel", 1 ] |
| ] |
| ], |
| [ |
| "core/opamp_ena", |
| [ |
| [ "striVe_soc", "opamp_ena", 1 ] |
| ] |
| ], |
| [ |
| "core/opamp_bias_ena", |
| [ |
| [ "striVe_soc", "opamp_bias_ena", 1 ] |
| ] |
| ], |
| [ |
| "core/bg_ena", |
| [ |
| [ "striVe_soc", "bg_ena", 1 ] |
| ] |
| ], |
| [ |
| "core/comp_ena", |
| [ |
| [ "striVe_soc", "comp_ena", 1 ] |
| ] |
| ], |
| [ |
| "core/comp_ninputsrc[1]", |
| [ |
| [ "striVe_soc", "comp_ninputsrc[1]", 1 ] |
| ] |
| ], |
| [ |
| "core/comp_ninputsrc[0]", |
| [ |
| [ "striVe_soc", "comp_ninputsrc[0]", 1 ] |
| ] |
| ], |
| [ |
| "core/comp_pinputsrc[1]", |
| [ |
| [ "striVe_soc", "comp_pinputsrc[1]", 1 ] |
| ] |
| ], |
| [ |
| "core/comp_pinputsrc[0]", |
| [ |
| [ "striVe_soc", "comp_pinputsrc[0]", 1 ] |
| ] |
| ], |
| [ |
| "core/rcosc_ena", |
| [ |
| [ "striVe_soc", "rcosc_ena", 1 ] |
| ] |
| ], |
| [ |
| "core/overtemp_ena", |
| [ |
| [ "striVe_soc", "overtemp_ena", 1 ] |
| ] |
| ], |
| [ |
| "core/overtemp", |
| [ |
| [ "striVe_soc", "overtemp", 1 ] |
| ] |
| ], |
| [ |
| "core/rcosc_in", |
| [ |
| [ "striVe_soc", "rcosc_in", 1 ] |
| ] |
| ], |
| [ |
| "core/xtal_in", |
| [ |
| [ "striVe_soc", "xtal_in", 1 ] |
| ] |
| ], |
| [ |
| "core/comp_in", |
| [ |
| [ "striVe_soc", "comp_in", 1 ] |
| ] |
| ], |
| [ |
| "core/spi_ro_config[7]", |
| [ |
| [ "striVe_soc", "spi_ro_config[7]", 1 ] |
| ] |
| ], |
| [ |
| "core/spi_ro_config[6]", |
| [ |
| [ "striVe_soc", "spi_ro_config[6]", 1 ] |
| ] |
| ], |
| [ |
| "core/spi_ro_config[5]", |
| [ |
| [ "striVe_soc", "spi_ro_config[5]", 1 ] |
| ] |
| ], |
| [ |
| "core/spi_ro_config[4]", |
| [ |
| [ "striVe_soc", "spi_ro_config[4]", 1 ] |
| ] |
| ], |
| [ |
| "core/spi_ro_config[3]", |
| [ |
| [ "striVe_soc", "spi_ro_config[3]", 1 ] |
| ] |
| ], |
| [ |
| "core/spi_ro_config[2]", |
| [ |
| [ "striVe_soc", "spi_ro_config[2]", 1 ] |
| ] |
| ], |
| [ |
| "core/spi_ro_config[1]", |
| [ |
| [ "striVe_soc", "spi_ro_config[1]", 1 ] |
| ] |
| ], |
| [ |
| "core/spi_ro_config[0]", |
| [ |
| [ "striVe_soc", "spi_ro_config[0]", 1 ] |
| ] |
| ], |
| [ |
| "core/irq_spi", |
| [ |
| [ "striVe_soc", "irq_spi", 1 ] |
| ] |
| ], |
| [ |
| "core/flash_csb_oeb", |
| [ |
| [ "striVe_soc", "flash_csb_oeb", 1 ] |
| ] |
| ], |
| [ |
| "core/flash_clk_oeb", |
| [ |
| [ "striVe_soc", "flash_clk_oeb", 1 ] |
| ] |
| ], |
| [ |
| "core/flash_csb_ieb", |
| [ |
| [ "striVe_soc", "flash_csb_ieb", 1 ] |
| ] |
| ], |
| [ |
| "core/flash_clk_ieb", |
| [ |
| [ "striVe_soc", "flash_clk_ieb", 1 ] |
| ] |
| ], |
| [ |
| "housekeeping/irq", |
| [ |
| [ "striVe_spi", "irq", 1 ] |
| ] |
| ], |
| [ |
| "pll/reset", |
| [ |
| [ "s8iom0_gpiov2_pad", "hld_h_n", 36 ], |
| [ "s8iom0_gpiov2_pad", "in", 2 ], |
| [ "s8iom0_gpiov2_pad", "ib_mode_sel", 36 ], |
| [ "s8iom0_gpiov2_pad", "enable_h", 36 ], |
| [ "s8iom0_gpiov2_pad", "enable_vdda_h", 36 ], |
| [ "s8iom0_gpiov2_pad", "slow", 36 ], |
| [ "s8iom0_gpiov2_pad", "vtrip_sel", 36 ], |
| [ "s8iom0_gpiov2_pad", "hld_ovr", 36 ], |
| [ "s8iom0_gpiov2_pad", "analog_en", 36 ], |
| [ "s8iom0_gpiov2_pad", "analog_sel", 36 ], |
| [ "s8iom0_gpiov2_pad", "enable_vddio", 36 ], |
| [ "s8iom0_gpiov2_pad", "enable_vswitch_h", 36 ], |
| [ "s8iom0_gpiov2_pad", "analog_pol", 36 ], |
| [ "s8iom0_gpiov2_pad", "dm<2>", 18 ], |
| [ "s8iom0_gpiov2_pad", "dm<1>", 18 ], |
| [ "s8iom0_gpiov2_pad", "dm<0>", 16 ], |
| [ "s8iom0_gpiov2_pad", "inp_dis", 17 ], |
| [ "s8iom0_gpiov2_pad", "oe_n", 17 ], |
| [ "s8iom0_gpiov2_pad", "out", 11 ], |
| [ "digital_pll", "reset", 1 ], |
| [ "lvlshiftdown", "A", 1 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "analog_en", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "analog_pol", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "analog_sel", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "dm<2>", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "dm<1>", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "dm<0>", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "enable_h", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "enable_vdda_h", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "enable_vddio", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "enable_vswitch_h", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "hld_h_n", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "hld_ovr", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "hys_trim", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "ib_mode_sel<1>", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "ib_mode_sel<0>", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "inp_dis", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "oe_n", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "out", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "slew_ctl<1>", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "slew_ctl<0>", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "slow", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "vinref", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "vtrip_sel", 2 ], |
| [ "striVe_clkrst", "reset", 1 ], |
| [ "striVe_soc", "gpio_mode1_pad[11]", 1 ], |
| [ "striVe_soc", "gpio_outenb_pad[10]", 1 ], |
| [ "striVe_soc", "gpio_outenb_pad[9]", 1 ], |
| [ "striVe_soc", "ser_tx", 1 ], |
| [ "striVe_soc", "flash_io2_ieb", 1 ], |
| [ "striVe_soc", "flash_io3_di", 1 ], |
| [ "striVe_spi", "RST", 1 ], |
| [ "s8iom0s8_top_xres4v2", "disable_pullup_h", 1 ], |
| [ "s8iom0s8_top_xres4v2", "en_vddio_sig_h", 1 ], |
| [ "s8iom0s8_top_xres4v2", "enable_h", 1 ], |
| [ "s8iom0s8_top_xres4v2", "enable_vddio", 1 ], |
| [ "s8iom0s8_top_xres4v2", "filt_in_h", 1 ], |
| [ "s8iom0s8_top_xres4v2", "inp_sel_h", 1 ], |
| [ "s8iom0s8_top_xres4v2", "pullup_h", 1 ], |
| [ "s8iom0s8_top_xres4v2", "xres_h_n", 1 ] |
| ] |
| ], |
| [ |
| "flash_io3_pad/out", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_soc", "flash_io3_do", 1 ] |
| ] |
| ], |
| [ |
| "mask_rev_value[0]/LO", |
| [ |
| [ "scs8hd_conb_1", "LO", 1 ], |
| [ "striVe_spi", "mask_rev_in[0]", 1 ] |
| ] |
| ], |
| [ |
| "pll/osc", |
| [ |
| [ "digital_pll", "osc", 1 ], |
| [ "s8iom0_gpiov2_pad", "in", 1 ] |
| ] |
| ], |
| [ |
| "xo_pad/out", |
| [ |
| [ "digital_pll", "clockd[0]", 1 ], |
| [ "s8iom0_gpiov2_pad", "out", 1 ] |
| ] |
| ], |
| [ |
| "SDI_pad/in", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_spi", "SDI", 1 ] |
| ] |
| ], |
| [ |
| "housekeeping/RSTB", |
| [ |
| [ "lvlshiftdown", "X", 1 ], |
| [ "striVe_spi", "RSTB", 1 ] |
| ] |
| ], |
| [ |
| "core/ser_rx", |
| [ |
| [ "s8iom0s8_top_gpio_ovtv2", "in", 1 ], |
| [ "striVe_soc", "ser_rx", 1 ] |
| ] |
| ], |
| [ |
| "xclk_pad/tie_lo_esd", |
| [ |
| [ "s8iom0_gpiov2_pad", "enable_inp_h", 1 ], |
| [ "s8iom0_gpiov2_pad", "tie_lo_esd", 1 ] |
| ] |
| ], |
| [ |
| "CSB_pad/tie_lo_esd", |
| [ |
| [ "s8iom0_gpiov2_pad", "enable_inp_h", 1 ], |
| [ "s8iom0_gpiov2_pad", "tie_lo_esd", 1 ] |
| ] |
| ], |
| [ |
| "xi_pad/tie_lo_esd", |
| [ |
| [ "s8iom0_gpiov2_pad", "enable_inp_h", 1 ], |
| [ "s8iom0_gpiov2_pad", "tie_lo_esd", 1 ] |
| ] |
| ], |
| [ |
| "SDO_pad/tie_lo_esd", |
| [ |
| [ "s8iom0_gpiov2_pad", "enable_inp_h", 1 ], |
| [ "s8iom0_gpiov2_pad", "tie_lo_esd", 1 ] |
| ] |
| ], |
| [ |
| "xo_pad/tie_lo_esd", |
| [ |
| [ "s8iom0_gpiov2_pad", "enable_inp_h", 1 ], |
| [ "s8iom0_gpiov2_pad", "tie_lo_esd", 1 ] |
| ] |
| ], |
| [ |
| "flash_io2_pad/tie_lo_esd", |
| [ |
| [ "s8iom0_gpiov2_pad", "enable_inp_h", 1 ], |
| [ "s8iom0_gpiov2_pad", "tie_lo_esd", 1 ] |
| ] |
| ], |
| [ |
| "flash_io1_pad/tie_lo_esd", |
| [ |
| [ "s8iom0_gpiov2_pad", "enable_inp_h", 1 ], |
| [ "s8iom0_gpiov2_pad", "tie_lo_esd", 1 ] |
| ] |
| ], |
| [ |
| "SCK_pad/tie_lo_esd", |
| [ |
| [ "s8iom0_gpiov2_pad", "enable_inp_h", 1 ], |
| [ "s8iom0_gpiov2_pad", "tie_lo_esd", 1 ] |
| ] |
| ], |
| [ |
| "irq_pad/tie_lo_esd", |
| [ |
| [ "s8iom0_gpiov2_pad", "enable_inp_h", 1 ], |
| [ "s8iom0_gpiov2_pad", "tie_lo_esd", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[9]/dm<0>", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm<0>", 1 ], |
| [ "striVe_soc", "gpio_mode0_pad[9]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[9]/in", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_soc", "gpio_in_pad[9]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[9]/inp_dis", |
| [ |
| [ "s8iom0_gpiov2_pad", "inp_dis", 1 ], |
| [ "striVe_soc", "gpio_inenb_pad[9]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[9]/out", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_soc", "gpio_out_pad[9]", 1 ] |
| ] |
| ], |
| [ |
| "CSB_pad/in", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_spi", "CSB", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[8]/dm<0>", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm<0>", 1 ], |
| [ "striVe_soc", "gpio_mode0_pad[8]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[8]/in", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_soc", "gpio_in_pad[8]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[8]/inp_dis", |
| [ |
| [ "s8iom0_gpiov2_pad", "inp_dis", 1 ], |
| [ "striVe_soc", "gpio_inenb_pad[8]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[8]/oe_n", |
| [ |
| [ "s8iom0_gpiov2_pad", "oe_n", 1 ], |
| [ "striVe_soc", "gpio_outenb_pad[8]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[8]/out", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_soc", "gpio_out_pad[8]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[7]/dm<0>", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm<0>", 1 ], |
| [ "striVe_soc", "gpio_mode0_pad[7]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[7]/in", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_soc", "gpio_in_pad[7]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[7]/inp_dis", |
| [ |
| [ "s8iom0_gpiov2_pad", "inp_dis", 1 ], |
| [ "striVe_soc", "gpio_inenb_pad[7]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[7]/oe_n", |
| [ |
| [ "s8iom0_gpiov2_pad", "oe_n", 1 ], |
| [ "striVe_soc", "gpio_outenb_pad[7]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[7]/out", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_soc", "gpio_out_pad[7]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[6]/dm<0>", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm<0>", 1 ], |
| [ "striVe_soc", "gpio_mode0_pad[6]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[6]/in", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_soc", "gpio_in_pad[6]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[6]/inp_dis", |
| [ |
| [ "s8iom0_gpiov2_pad", "inp_dis", 1 ], |
| [ "striVe_soc", "gpio_inenb_pad[6]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[6]/oe_n", |
| [ |
| [ "s8iom0_gpiov2_pad", "oe_n", 1 ], |
| [ "striVe_soc", "gpio_outenb_pad[6]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[6]/out", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_soc", "gpio_out_pad[6]", 1 ] |
| ] |
| ], |
| [ |
| "SDO_pad/oe_n", |
| [ |
| [ "s8iom0_gpiov2_pad", "oe_n", 1 ], |
| [ "striVe_spi", "sdo_enb", 1 ] |
| ] |
| ], |
| [ |
| "SDO_pad/out", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_spi", "SDO", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[5]/dm<0>", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm<0>", 1 ], |
| [ "striVe_soc", "gpio_mode0_pad[5]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[5]/in", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_soc", "gpio_in_pad[5]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[5]/inp_dis", |
| [ |
| [ "s8iom0_gpiov2_pad", "inp_dis", 1 ], |
| [ "striVe_soc", "gpio_inenb_pad[5]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[5]/oe_n", |
| [ |
| [ "s8iom0_gpiov2_pad", "oe_n", 1 ], |
| [ "striVe_soc", "gpio_outenb_pad[5]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[5]/out", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_soc", "gpio_out_pad[5]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[4]/dm<0>", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm<0>", 1 ], |
| [ "striVe_soc", "gpio_mode0_pad[4]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[4]/in", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_soc", "gpio_in_pad[4]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[4]/inp_dis", |
| [ |
| [ "s8iom0_gpiov2_pad", "inp_dis", 1 ], |
| [ "striVe_soc", "gpio_inenb_pad[4]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[4]/oe_n", |
| [ |
| [ "s8iom0_gpiov2_pad", "oe_n", 1 ], |
| [ "striVe_soc", "gpio_outenb_pad[4]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[4]/out", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_soc", "gpio_out_pad[4]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[15]/dm<0>", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm<0>", 1 ], |
| [ "striVe_soc", "gpio_mode0_pad[15]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[15]/in", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_soc", "gpio_in_pad[15]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[15]/inp_dis", |
| [ |
| [ "s8iom0_gpiov2_pad", "inp_dis", 1 ], |
| [ "striVe_soc", "gpio_inenb_pad[15]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[15]/oe_n", |
| [ |
| [ "s8iom0_gpiov2_pad", "oe_n", 1 ], |
| [ "striVe_soc", "gpio_outenb_pad[15]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[15]/out", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_soc", "gpio_out_pad[15]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[3]/dm<0>", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm<0>", 1 ], |
| [ "striVe_soc", "gpio_mode0_pad[3]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[3]/in", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_soc", "gpio_in_pad[3]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[3]/inp_dis", |
| [ |
| [ "s8iom0_gpiov2_pad", "inp_dis", 1 ], |
| [ "striVe_soc", "gpio_inenb_pad[3]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[3]/oe_n", |
| [ |
| [ "s8iom0_gpiov2_pad", "oe_n", 1 ], |
| [ "striVe_soc", "gpio_outenb_pad[3]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[3]/out", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_soc", "gpio_out_pad[3]", 1 ] |
| ] |
| ], |
| [ |
| "flash_io2_pad/in", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_soc", "flash_io2_di", 1 ] |
| ] |
| ], |
| [ |
| "flash_io2_pad/out", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_soc", "flash_io2_do", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[14]/dm<0>", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm<0>", 1 ], |
| [ "striVe_soc", "gpio_mode0_pad[14]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[14]/in", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_soc", "gpio_in_pad[14]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[14]/inp_dis", |
| [ |
| [ "s8iom0_gpiov2_pad", "inp_dis", 1 ], |
| [ "striVe_soc", "gpio_inenb_pad[14]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[14]/oe_n", |
| [ |
| [ "s8iom0_gpiov2_pad", "oe_n", 1 ], |
| [ "striVe_soc", "gpio_outenb_pad[14]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[14]/out", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_soc", "gpio_out_pad[14]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[2]/dm<0>", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm<0>", 1 ], |
| [ "striVe_soc", "gpio_mode0_pad[2]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[2]/in", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_soc", "gpio_in_pad[2]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[2]/inp_dis", |
| [ |
| [ "s8iom0_gpiov2_pad", "inp_dis", 1 ], |
| [ "striVe_soc", "gpio_inenb_pad[2]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[2]/oe_n", |
| [ |
| [ "s8iom0_gpiov2_pad", "oe_n", 1 ], |
| [ "striVe_soc", "gpio_outenb_pad[2]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[2]/out", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_soc", "gpio_out_pad[2]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[13]/dm<0>", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm<0>", 1 ], |
| [ "striVe_soc", "gpio_mode0_pad[13]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[13]/in", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_soc", "gpio_in_pad[13]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[13]/inp_dis", |
| [ |
| [ "s8iom0_gpiov2_pad", "inp_dis", 1 ], |
| [ "striVe_soc", "gpio_inenb_pad[13]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[13]/oe_n", |
| [ |
| [ "s8iom0_gpiov2_pad", "oe_n", 1 ], |
| [ "striVe_soc", "gpio_outenb_pad[13]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[13]/out", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_soc", "gpio_out_pad[13]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[1]/dm<0>", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm<0>", 1 ], |
| [ "striVe_soc", "gpio_mode0_pad[1]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[1]/in", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_soc", "gpio_in_pad[1]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[1]/inp_dis", |
| [ |
| [ "s8iom0_gpiov2_pad", "inp_dis", 1 ], |
| [ "striVe_soc", "gpio_inenb_pad[1]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[1]/oe_n", |
| [ |
| [ "s8iom0_gpiov2_pad", "oe_n", 1 ], |
| [ "striVe_soc", "gpio_outenb_pad[1]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[1]/out", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_soc", "gpio_out_pad[1]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[12]/dm<0>", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm<0>", 1 ], |
| [ "striVe_soc", "gpio_mode0_pad[12]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[12]/inp_dis", |
| [ |
| [ "s8iom0_gpiov2_pad", "inp_dis", 1 ], |
| [ "striVe_soc", "gpio_inenb_pad[12]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[12]/oe_n", |
| [ |
| [ "s8iom0_gpiov2_pad", "oe_n", 1 ], |
| [ "striVe_soc", "gpio_outenb_pad[12]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[12]/out", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_soc", "gpio_out_pad[12]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[0]/dm<0>", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm<0>", 1 ], |
| [ "striVe_soc", "gpio_mode0_pad[0]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[0]/in", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_soc", "gpio_in_pad[0]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[0]/inp_dis", |
| [ |
| [ "s8iom0_gpiov2_pad", "inp_dis", 1 ], |
| [ "striVe_soc", "gpio_inenb_pad[0]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[0]/oe_n", |
| [ |
| [ "s8iom0_gpiov2_pad", "oe_n", 1 ], |
| [ "striVe_soc", "gpio_outenb_pad[0]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[0]/out", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_soc", "gpio_out_pad[0]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[11]/dm<0>", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm<0>", 1 ], |
| [ "striVe_soc", "gpio_mode0_pad[11]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[11]/in", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_soc", "gpio_in_pad[11]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[11]/inp_dis", |
| [ |
| [ "s8iom0_gpiov2_pad", "inp_dis", 1 ], |
| [ "striVe_soc", "gpio_inenb_pad[11]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[11]/oe_n", |
| [ |
| [ "s8iom0_gpiov2_pad", "oe_n", 1 ], |
| [ "striVe_soc", "gpio_outenb_pad[11]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[11]/out", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_soc", "gpio_out_pad[11]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[10]/dm<0>", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm<0>", 1 ], |
| [ "striVe_soc", "gpio_mode0_pad[10]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[10]/in", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_soc", "gpio_in_pad[10]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[10]/inp_dis", |
| [ |
| [ "s8iom0_gpiov2_pad", "inp_dis", 1 ], |
| [ "striVe_soc", "gpio_inenb_pad[10]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[10]/out", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_soc", "gpio_out_pad[10]", 1 ] |
| ] |
| ], |
| [ |
| "core/flash_csb", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_soc", "flash_csb", 1 ] |
| ] |
| ], |
| [ |
| "flash_io1_pad/in", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_soc", "flash_io1_di", 1 ] |
| ] |
| ], |
| [ |
| "flash_io1_pad/out", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_soc", "flash_io1_do", 1 ] |
| ] |
| ], |
| [ |
| "core/ext_clk", |
| [ |
| [ "striVe_clkrst", "ext_clk", 1 ], |
| [ "striVe_soc", "ext_clk", 1 ] |
| ] |
| ], |
| [ |
| "clkrst/ext_reset", |
| [ |
| [ "striVe_clkrst", "ext_reset", 1 ], |
| [ "striVe_spi", "reset", 1 ] |
| ] |
| ], |
| [ |
| "core/clk", |
| [ |
| [ "striVe_clkrst", "clk", 1 ], |
| [ "striVe_soc", "clk", 1 ] |
| ] |
| ], |
| [ |
| "core/resetn", |
| [ |
| [ "striVe_clkrst", "resetn", 1 ], |
| [ "striVe_soc", "resetn", 1 ] |
| ] |
| ], |
| [ |
| "irq_pad/in", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_soc", "irq_pin", 1 ] |
| ] |
| ], |
| [ |
| "core/spi_ro_xtal_ena", |
| [ |
| [ "striVe_soc", "spi_ro_xtal_ena", 1 ], |
| [ "striVe_spi", "xtal_ena", 1 ] |
| ] |
| ], |
| [ |
| "core/spi_ro_reg_ena", |
| [ |
| [ "striVe_soc", "spi_ro_reg_ena", 1 ], |
| [ "striVe_spi", "reg_ena", 1 ] |
| ] |
| ], |
| [ |
| "core/spi_ro_mfgr_id[11]", |
| [ |
| [ "striVe_soc", "spi_ro_mfgr_id[11]", 1 ], |
| [ "striVe_spi", "mfgr_id[11]", 1 ] |
| ] |
| ], |
| [ |
| "core/spi_ro_mfgr_id[10]", |
| [ |
| [ "striVe_soc", "spi_ro_mfgr_id[10]", 1 ], |
| [ "striVe_spi", "mfgr_id[10]", 1 ] |
| ] |
| ], |
| [ |
| "core/spi_ro_mfgr_id[9]", |
| [ |
| [ "striVe_soc", "spi_ro_mfgr_id[9]", 1 ], |
| [ "striVe_spi", "mfgr_id[9]", 1 ] |
| ] |
| ], |
| [ |
| "core/spi_ro_mfgr_id[8]", |
| [ |
| [ "striVe_soc", "spi_ro_mfgr_id[8]", 1 ], |
| [ "striVe_spi", "mfgr_id[8]", 1 ] |
| ] |
| ], |
| [ |
| "core/spi_ro_mfgr_id[7]", |
| [ |
| [ "striVe_soc", "spi_ro_mfgr_id[7]", 1 ], |
| [ "striVe_spi", "mfgr_id[7]", 1 ] |
| ] |
| ], |
| [ |
| "core/spi_ro_mfgr_id[6]", |
| [ |
| [ "striVe_soc", "spi_ro_mfgr_id[6]", 1 ], |
| [ "striVe_spi", "mfgr_id[6]", 1 ] |
| ] |
| ], |
| [ |
| "core/spi_ro_mfgr_id[5]", |
| [ |
| [ "striVe_soc", "spi_ro_mfgr_id[5]", 1 ], |
| [ "striVe_spi", "mfgr_id[5]", 1 ] |
| ] |
| ], |
| [ |
| "core/spi_ro_mfgr_id[4]", |
| [ |
| [ "striVe_soc", "spi_ro_mfgr_id[4]", 1 ], |
| [ "striVe_spi", "mfgr_id[4]", 1 ] |
| ] |
| ], |
| [ |
| "core/spi_ro_mfgr_id[3]", |
| [ |
| [ "striVe_soc", "spi_ro_mfgr_id[3]", 1 ], |
| [ "striVe_spi", "mfgr_id[3]", 1 ] |
| ] |
| ], |
| [ |
| "core/spi_ro_mfgr_id[2]", |
| [ |
| [ "striVe_soc", "spi_ro_mfgr_id[2]", 1 ], |
| [ "striVe_spi", "mfgr_id[2]", 1 ] |
| ] |
| ], |
| [ |
| "core/spi_ro_mfgr_id[1]", |
| [ |
| [ "striVe_soc", "spi_ro_mfgr_id[1]", 1 ], |
| [ "striVe_spi", "mfgr_id[1]", 1 ] |
| ] |
| ], |
| [ |
| "core/spi_ro_mfgr_id[0]", |
| [ |
| [ "striVe_soc", "spi_ro_mfgr_id[0]", 1 ], |
| [ "striVe_spi", "mfgr_id[0]", 1 ] |
| ] |
| ], |
| [ |
| "core/spi_ro_prod_id[7]", |
| [ |
| [ "striVe_soc", "spi_ro_prod_id[7]", 1 ], |
| [ "striVe_spi", "prod_id[7]", 1 ] |
| ] |
| ], |
| [ |
| "core/spi_ro_prod_id[6]", |
| [ |
| [ "striVe_soc", "spi_ro_prod_id[6]", 1 ], |
| [ "striVe_spi", "prod_id[6]", 1 ] |
| ] |
| ], |
| [ |
| "core/spi_ro_prod_id[5]", |
| [ |
| [ "striVe_soc", "spi_ro_prod_id[5]", 1 ], |
| [ "striVe_spi", "prod_id[5]", 1 ] |
| ] |
| ], |
| [ |
| "core/spi_ro_prod_id[4]", |
| [ |
| [ "striVe_soc", "spi_ro_prod_id[4]", 1 ], |
| [ "striVe_spi", "prod_id[4]", 1 ] |
| ] |
| ], |
| [ |
| "core/spi_ro_prod_id[3]", |
| [ |
| [ "striVe_soc", "spi_ro_prod_id[3]", 1 ], |
| [ "striVe_spi", "prod_id[3]", 1 ] |
| ] |
| ], |
| [ |
| "core/spi_ro_prod_id[2]", |
| [ |
| [ "striVe_soc", "spi_ro_prod_id[2]", 1 ], |
| [ "striVe_spi", "prod_id[2]", 1 ] |
| ] |
| ], |
| [ |
| "core/spi_ro_prod_id[1]", |
| [ |
| [ "striVe_soc", "spi_ro_prod_id[1]", 1 ], |
| [ "striVe_spi", "prod_id[1]", 1 ] |
| ] |
| ], |
| [ |
| "core/spi_ro_prod_id[0]", |
| [ |
| [ "striVe_soc", "spi_ro_prod_id[0]", 1 ], |
| [ "striVe_spi", "prod_id[0]", 1 ] |
| ] |
| ], |
| [ |
| "core/spi_ro_mask_rev[3]", |
| [ |
| [ "striVe_soc", "spi_ro_mask_rev[3]", 1 ], |
| [ "striVe_spi", "mask_rev[3]", 1 ] |
| ] |
| ], |
| [ |
| "core/spi_ro_mask_rev[2]", |
| [ |
| [ "striVe_soc", "spi_ro_mask_rev[2]", 1 ], |
| [ "striVe_spi", "mask_rev[2]", 1 ] |
| ] |
| ], |
| [ |
| "core/spi_ro_mask_rev[1]", |
| [ |
| [ "striVe_soc", "spi_ro_mask_rev[1]", 1 ], |
| [ "striVe_spi", "mask_rev[1]", 1 ] |
| ] |
| ], |
| [ |
| "core/trap", |
| [ |
| [ "striVe_soc", "trap", 1 ], |
| [ "striVe_spi", "trap", 1 ] |
| ] |
| ], |
| [ |
| "core/flash_clk", |
| [ |
| [ "striVe_soc", "flash_clk", 1 ], |
| [ "s8iom0_gpiov2_pad", "out", 1 ] |
| ] |
| ], |
| [ |
| "flash_io0_pad/out", |
| [ |
| [ "striVe_soc", "flash_io0_do", 1 ], |
| [ "s8iom0_gpiov2_pad", "out", 1 ] |
| ] |
| ], |
| [ |
| "flash_io0_pad/in", |
| [ |
| [ "striVe_soc", "flash_io0_di", 1 ], |
| [ "s8iom0_gpiov2_pad", "in", 1 ] |
| ] |
| ], |
| [ |
| "mask_rev_value[3]/LO", |
| [ |
| [ "striVe_spi", "mask_rev_in[3]", 1 ], |
| [ "scs8hd_conb_1", "LO", 1 ] |
| ] |
| ], |
| [ |
| "mask_rev_value[2]/LO", |
| [ |
| [ "striVe_spi", "mask_rev_in[2]", 1 ], |
| [ "scs8hd_conb_1", "LO", 1 ] |
| ] |
| ], |
| [ |
| "mask_rev_value[1]/LO", |
| [ |
| [ "striVe_spi", "mask_rev_in[1]", 1 ], |
| [ "scs8hd_conb_1", "LO", 1 ] |
| ] |
| ], |
| [ |
| "pll/extclk_sel", |
| [ |
| [ "digital_pll", "extclk_sel", 1 ], |
| [ "striVe_clkrst", "ext_clk_sel", 1 ], |
| [ "striVe_soc", "ext_clk_sel", 1 ], |
| [ "striVe_spi", "pll_bypass", 1 ] |
| ] |
| ], |
| [ |
| "core/flash_io1_ieb", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm<2>", 1 ], |
| [ "s8iom0_gpiov2_pad", "dm<1>", 1 ], |
| [ "s8iom0_gpiov2_pad", "inp_dis", 1 ], |
| [ "striVe_soc", "flash_io1_ieb", 1 ] |
| ] |
| ], |
| [ |
| "pll/clockc", |
| [ |
| [ "digital_pll", "clockc", 1 ], |
| [ "striVe_clkrst", "pll_clk", 1 ], |
| [ "striVe_soc", "pll_clk", 1 ] |
| ] |
| ], |
| [ |
| "pll/div[4]", |
| [ |
| [ "digital_pll", "div[4]", 1 ], |
| [ "striVe_soc", "spi_ro_pll_div[4]", 1 ], |
| [ "striVe_spi", "pll_div[4]", 1 ] |
| ] |
| ], |
| [ |
| "pll/div[3]", |
| [ |
| [ "digital_pll", "div[3]", 1 ], |
| [ "striVe_soc", "spi_ro_pll_div[3]", 1 ], |
| [ "striVe_spi", "pll_div[3]", 1 ] |
| ] |
| ], |
| [ |
| "pll/div[2]", |
| [ |
| [ "digital_pll", "div[2]", 1 ], |
| [ "striVe_soc", "spi_ro_pll_div[2]", 1 ], |
| [ "striVe_spi", "pll_div[2]", 1 ] |
| ] |
| ], |
| [ |
| "pll/div[1]", |
| [ |
| [ "digital_pll", "div[1]", 1 ], |
| [ "striVe_soc", "spi_ro_pll_div[1]", 1 ], |
| [ "striVe_spi", "pll_div[1]", 1 ] |
| ] |
| ], |
| [ |
| "pll/div[0]", |
| [ |
| [ "digital_pll", "div[0]", 1 ], |
| [ "striVe_soc", "spi_ro_pll_div[0]", 1 ], |
| [ "striVe_spi", "pll_div[0]", 1 ] |
| ] |
| ], |
| [ |
| "pll/sel[2]", |
| [ |
| [ "digital_pll", "sel[2]", 1 ], |
| [ "striVe_soc", "spi_ro_pll_sel[2]", 1 ], |
| [ "striVe_spi", "pll_sel[2]", 1 ] |
| ] |
| ], |
| [ |
| "pll/sel[1]", |
| [ |
| [ "digital_pll", "sel[1]", 1 ], |
| [ "striVe_soc", "spi_ro_pll_sel[1]", 1 ], |
| [ "striVe_spi", "pll_sel[1]", 1 ] |
| ] |
| ], |
| [ |
| "pll/sel[0]", |
| [ |
| [ "digital_pll", "sel[0]", 1 ], |
| [ "striVe_soc", "spi_ro_pll_sel[0]", 1 ], |
| [ "striVe_spi", "pll_sel[0]", 1 ] |
| ] |
| ], |
| [ |
| "pll/dco", |
| [ |
| [ "digital_pll", "dco", 1 ], |
| [ "striVe_soc", "spi_ro_pll_dco_ena", 1 ], |
| [ "striVe_spi", "pll_dco_ena", 1 ] |
| ] |
| ], |
| [ |
| "pll/ext_trim[25]", |
| [ |
| [ "digital_pll", "ext_trim[25]", 1 ], |
| [ "striVe_soc", "spi_ro_pll_trim[25]", 1 ], |
| [ "striVe_spi", "pll_trim[25]", 1 ] |
| ] |
| ], |
| [ |
| "pll/ext_trim[24]", |
| [ |
| [ "digital_pll", "ext_trim[24]", 1 ], |
| [ "striVe_soc", "spi_ro_pll_trim[24]", 1 ], |
| [ "striVe_spi", "pll_trim[24]", 1 ] |
| ] |
| ], |
| [ |
| "pll/ext_trim[23]", |
| [ |
| [ "digital_pll", "ext_trim[23]", 1 ], |
| [ "striVe_soc", "spi_ro_pll_trim[23]", 1 ], |
| [ "striVe_spi", "pll_trim[23]", 1 ] |
| ] |
| ], |
| [ |
| "pll/ext_trim[22]", |
| [ |
| [ "digital_pll", "ext_trim[22]", 1 ], |
| [ "striVe_soc", "spi_ro_pll_trim[22]", 1 ], |
| [ "striVe_spi", "pll_trim[22]", 1 ] |
| ] |
| ], |
| [ |
| "pll/ext_trim[21]", |
| [ |
| [ "digital_pll", "ext_trim[21]", 1 ], |
| [ "striVe_soc", "spi_ro_pll_trim[21]", 1 ], |
| [ "striVe_spi", "pll_trim[21]", 1 ] |
| ] |
| ], |
| [ |
| "pll/ext_trim[20]", |
| [ |
| [ "digital_pll", "ext_trim[20]", 1 ], |
| [ "striVe_soc", "spi_ro_pll_trim[20]", 1 ], |
| [ "striVe_spi", "pll_trim[20]", 1 ] |
| ] |
| ], |
| [ |
| "pll/ext_trim[19]", |
| [ |
| [ "digital_pll", "ext_trim[19]", 1 ], |
| [ "striVe_soc", "spi_ro_pll_trim[19]", 1 ], |
| [ "striVe_spi", "pll_trim[19]", 1 ] |
| ] |
| ], |
| [ |
| "pll/ext_trim[18]", |
| [ |
| [ "digital_pll", "ext_trim[18]", 1 ], |
| [ "striVe_soc", "spi_ro_pll_trim[18]", 1 ], |
| [ "striVe_spi", "pll_trim[18]", 1 ] |
| ] |
| ], |
| [ |
| "pll/ext_trim[17]", |
| [ |
| [ "digital_pll", "ext_trim[17]", 1 ], |
| [ "striVe_soc", "spi_ro_pll_trim[17]", 1 ], |
| [ "striVe_spi", "pll_trim[17]", 1 ] |
| ] |
| ], |
| [ |
| "pll/ext_trim[16]", |
| [ |
| [ "digital_pll", "ext_trim[16]", 1 ], |
| [ "striVe_soc", "spi_ro_pll_trim[16]", 1 ], |
| [ "striVe_spi", "pll_trim[16]", 1 ] |
| ] |
| ], |
| [ |
| "pll/ext_trim[15]", |
| [ |
| [ "digital_pll", "ext_trim[15]", 1 ], |
| [ "striVe_soc", "spi_ro_pll_trim[15]", 1 ], |
| [ "striVe_spi", "pll_trim[15]", 1 ] |
| ] |
| ], |
| [ |
| "pll/ext_trim[14]", |
| [ |
| [ "digital_pll", "ext_trim[14]", 1 ], |
| [ "striVe_soc", "spi_ro_pll_trim[14]", 1 ], |
| [ "striVe_spi", "pll_trim[14]", 1 ] |
| ] |
| ], |
| [ |
| "pll/ext_trim[13]", |
| [ |
| [ "digital_pll", "ext_trim[13]", 1 ], |
| [ "striVe_soc", "spi_ro_pll_trim[13]", 1 ], |
| [ "striVe_spi", "pll_trim[13]", 1 ] |
| ] |
| ], |
| [ |
| "pll/ext_trim[12]", |
| [ |
| [ "digital_pll", "ext_trim[12]", 1 ], |
| [ "striVe_soc", "spi_ro_pll_trim[12]", 1 ], |
| [ "striVe_spi", "pll_trim[12]", 1 ] |
| ] |
| ], |
| [ |
| "pll/ext_trim[11]", |
| [ |
| [ "digital_pll", "ext_trim[11]", 1 ], |
| [ "striVe_soc", "spi_ro_pll_trim[11]", 1 ], |
| [ "striVe_spi", "pll_trim[11]", 1 ] |
| ] |
| ], |
| [ |
| "pll/ext_trim[10]", |
| [ |
| [ "digital_pll", "ext_trim[10]", 1 ], |
| [ "striVe_soc", "spi_ro_pll_trim[10]", 1 ], |
| [ "striVe_spi", "pll_trim[10]", 1 ] |
| ] |
| ], |
| [ |
| "pll/ext_trim[9]", |
| [ |
| [ "digital_pll", "ext_trim[9]", 1 ], |
| [ "striVe_soc", "spi_ro_pll_trim[9]", 1 ], |
| [ "striVe_spi", "pll_trim[9]", 1 ] |
| ] |
| ], |
| [ |
| "pll/ext_trim[8]", |
| [ |
| [ "digital_pll", "ext_trim[8]", 1 ], |
| [ "striVe_soc", "spi_ro_pll_trim[8]", 1 ], |
| [ "striVe_spi", "pll_trim[8]", 1 ] |
| ] |
| ], |
| [ |
| "pll/ext_trim[7]", |
| [ |
| [ "digital_pll", "ext_trim[7]", 1 ], |
| [ "striVe_soc", "spi_ro_pll_trim[7]", 1 ], |
| [ "striVe_spi", "pll_trim[7]", 1 ] |
| ] |
| ], |
| [ |
| "pll/ext_trim[5]", |
| [ |
| [ "digital_pll", "ext_trim[5]", 1 ], |
| [ "striVe_soc", "spi_ro_pll_trim[5]", 1 ], |
| [ "striVe_spi", "pll_trim[5]", 1 ] |
| ] |
| ], |
| [ |
| "pll/ext_trim[4]", |
| [ |
| [ "digital_pll", "ext_trim[4]", 1 ], |
| [ "striVe_soc", "spi_ro_pll_trim[4]", 1 ], |
| [ "striVe_spi", "pll_trim[4]", 1 ] |
| ] |
| ], |
| [ |
| "pll/ext_trim[3]", |
| [ |
| [ "digital_pll", "ext_trim[3]", 1 ], |
| [ "striVe_soc", "spi_ro_pll_trim[3]", 1 ], |
| [ "striVe_spi", "pll_trim[3]", 1 ] |
| ] |
| ], |
| [ |
| "pll/ext_trim[2]", |
| [ |
| [ "digital_pll", "ext_trim[2]", 1 ], |
| [ "striVe_soc", "spi_ro_pll_trim[2]", 1 ], |
| [ "striVe_spi", "pll_trim[2]", 1 ] |
| ] |
| ], |
| [ |
| "pll/ext_trim[1]", |
| [ |
| [ "digital_pll", "ext_trim[1]", 1 ], |
| [ "striVe_soc", "spi_ro_pll_trim[1]", 1 ], |
| [ "striVe_spi", "pll_trim[1]", 1 ] |
| ] |
| ], |
| [ |
| "pll/ext_trim[0]", |
| [ |
| [ "digital_pll", "ext_trim[0]", 1 ], |
| [ "striVe_soc", "spi_ro_pll_trim[0]", 1 ], |
| [ "striVe_spi", "pll_trim[0]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[9]/dm<1>", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm<2>", 1 ], |
| [ "s8iom0_gpiov2_pad", "dm<1>", 1 ], |
| [ "striVe_soc", "gpio_mode1_pad[9]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[8]/dm<1>", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm<2>", 1 ], |
| [ "s8iom0_gpiov2_pad", "dm<1>", 1 ], |
| [ "striVe_soc", "gpio_mode1_pad[8]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[7]/dm<1>", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm<2>", 1 ], |
| [ "s8iom0_gpiov2_pad", "dm<1>", 1 ], |
| [ "striVe_soc", "gpio_mode1_pad[7]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[6]/dm<1>", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm<2>", 1 ], |
| [ "s8iom0_gpiov2_pad", "dm<1>", 1 ], |
| [ "striVe_soc", "gpio_mode1_pad[6]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[5]/dm<1>", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm<2>", 1 ], |
| [ "s8iom0_gpiov2_pad", "dm<1>", 1 ], |
| [ "striVe_soc", "gpio_mode1_pad[5]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[4]/dm<1>", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm<2>", 1 ], |
| [ "s8iom0_gpiov2_pad", "dm<1>", 1 ], |
| [ "striVe_soc", "gpio_mode1_pad[4]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[15]/dm<1>", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm<2>", 1 ], |
| [ "s8iom0_gpiov2_pad", "dm<1>", 1 ], |
| [ "striVe_soc", "gpio_mode1_pad[15]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[3]/dm<2>", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm<2>", 1 ], |
| [ "s8iom0_gpiov2_pad", "dm<1>", 1 ], |
| [ "striVe_soc", "gpio_mode1_pad[3]", 1 ] |
| ] |
| ], |
| [ |
| "flash_io2_pad/oe_n", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm<0>", 1 ], |
| [ "s8iom0_gpiov2_pad", "oe_n", 1 ], |
| [ "striVe_soc", "flash_io2_oeb", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[14]/dm<1>", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm<2>", 1 ], |
| [ "s8iom0_gpiov2_pad", "dm<1>", 1 ], |
| [ "striVe_soc", "gpio_mode1_pad[14]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[2]/dm<2>", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm<2>", 1 ], |
| [ "s8iom0_gpiov2_pad", "dm<1>", 1 ], |
| [ "striVe_soc", "gpio_mode1_pad[2]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[13]/dm<1>", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm<2>", 1 ], |
| [ "s8iom0_gpiov2_pad", "dm<1>", 1 ], |
| [ "striVe_soc", "gpio_mode1_pad[13]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[1]/dm<1>", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm<2>", 1 ], |
| [ "s8iom0_gpiov2_pad", "dm<1>", 1 ], |
| [ "striVe_soc", "gpio_mode1_pad[1]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[12]/dm<1>", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm<2>", 1 ], |
| [ "s8iom0_gpiov2_pad", "dm<1>", 1 ], |
| [ "striVe_soc", "gpio_mode1_pad[12]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[0]/dm<2>", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm<2>", 1 ], |
| [ "s8iom0_gpiov2_pad", "dm<1>", 1 ], |
| [ "striVe_soc", "gpio_mode1_pad[0]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_pad[10]/dm<1>", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm<2>", 1 ], |
| [ "s8iom0_gpiov2_pad", "dm<1>", 1 ], |
| [ "striVe_soc", "gpio_mode1_pad[10]", 1 ] |
| ] |
| ], |
| [ |
| "flash_io1_pad/oe_n", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm<0>", 1 ], |
| [ "s8iom0_gpiov2_pad", "oe_n", 1 ], |
| [ "striVe_soc", "flash_io1_oeb", 1 ] |
| ] |
| ], |
| [ |
| "SCK_pad/in", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_soc", "spi_sck", 1 ], |
| [ "striVe_spi", "SCK", 1 ] |
| ] |
| ], |
| [ |
| "pll/ext_trim[6]", |
| [ |
| [ "digital_pll", "ext_trim[6]", 1 ], |
| [ "striVe_soc", "spi_ro_pll_trim[6]", 1 ], |
| [ "striVe_soc", "spi_ro_mask_rev[0]", 1 ], |
| [ "striVe_spi", "pll_trim[6]", 1 ], |
| [ "striVe_spi", "mask_rev[0]", 1 ] |
| ] |
| ], |
| [ |
| "(no matching net)", |
| [ |
| [ "", "", 0 ] |
| ] |
| ], |
| [ |
| "(no matching net)", |
| [ |
| [ "", "", 0 ] |
| ] |
| ], |
| [ |
| "(no matching net)", |
| [ |
| [ "", "", 0 ] |
| ] |
| ], |
| [ |
| "(no matching net)", |
| [ |
| [ "", "", 0 ] |
| ] |
| ], |
| [ |
| "(no matching net)", |
| [ |
| [ "", "", 0 ] |
| ] |
| ], |
| [ |
| "(no matching net)", |
| [ |
| [ "", "", 0 ] |
| ] |
| ], |
| [ |
| "(no matching net)", |
| [ |
| [ "", "", 0 ] |
| ] |
| ], |
| [ |
| "(no matching net)", |
| [ |
| [ "", "", 0 ] |
| ] |
| ], |
| [ |
| "(no matching net)", |
| [ |
| [ "", "", 0 ] |
| ] |
| ], |
| [ |
| "(no matching net)", |
| [ |
| [ "", "", 0 ] |
| ] |
| ], |
| [ |
| "(no matching net)", |
| [ |
| [ "", "", 0 ] |
| ] |
| ], |
| [ |
| "(no matching net)", |
| [ |
| [ "", "", 0 ] |
| ] |
| ], |
| [ |
| "(no matching net)", |
| [ |
| [ "", "", 0 ] |
| ] |
| ], |
| [ |
| "(no matching net)", |
| [ |
| [ "", "", 0 ] |
| ] |
| ], |
| [ |
| "(no matching net)", |
| [ |
| [ "", "", 0 ] |
| ] |
| ], |
| [ |
| "(no matching net)", |
| [ |
| [ "", "", 0 ] |
| ] |
| ], |
| [ |
| "(no matching net)", |
| [ |
| [ "", "", 0 ] |
| ] |
| ], |
| [ |
| "(no matching net)", |
| [ |
| [ "", "", 0 ] |
| ] |
| ] |
| ], [ |
| [ |
| "analog_a", |
| [ |
| [ "s8iom0_vdda_hvc_pad", "amuxbus_a", 2 ], |
| [ "s8iom0_vddio_hvc_pad", "amuxbus_a", 2 ], |
| [ "s8iom0_vdda_lvc_pad", "amuxbus_a", 4 ], |
| [ "s8iom0_vccd_hvc_pad", "amuxbus_a", 2 ], |
| [ "s8iom0_vccd_lvc_pad", "amuxbus_a", 2 ], |
| [ "s8iom0_vssa_hvc_pad", "amuxbus_a", 4 ], |
| [ "s8iom0_vssa_lvc_pad", "amuxbus_a", 1 ], |
| [ "s8iom0_vssd_lvc_pad", "amuxbus_a", 1 ], |
| [ "s8iom0_vssio_lvc_pad", "amuxbus_a", 1 ], |
| [ "s8iom0_gpiov2_pad", "amuxbus_a", 36 ], |
| [ "s8iom0s8_top_xres4v2", "amuxbus_a", 1 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "amuxbus_a", 2 ], |
| [ "s8iom0_corner_pad", "amuxbus_a", 4 ] |
| ] |
| ], |
| [ |
| "analog_b", |
| [ |
| [ "s8iom0_vdda_hvc_pad", "amuxbus_b", 2 ], |
| [ "s8iom0_vddio_hvc_pad", "amuxbus_b", 2 ], |
| [ "s8iom0_vdda_lvc_pad", "amuxbus_b", 4 ], |
| [ "s8iom0_vccd_hvc_pad", "amuxbus_b", 2 ], |
| [ "s8iom0_vccd_lvc_pad", "amuxbus_b", 2 ], |
| [ "s8iom0_vssa_hvc_pad", "amuxbus_b", 4 ], |
| [ "s8iom0_vssa_lvc_pad", "amuxbus_b", 1 ], |
| [ "s8iom0_vssd_lvc_pad", "amuxbus_b", 1 ], |
| [ "s8iom0_vssio_lvc_pad", "amuxbus_b", 1 ], |
| [ "s8iom0_gpiov2_pad", "amuxbus_b", 36 ], |
| [ "s8iom0s8_top_xres4v2", "amuxbus_b", 1 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "amuxbus_b", 2 ], |
| [ "s8iom0_corner_pad", "amuxbus_b", 4 ] |
| ] |
| ], |
| [ |
| "_noconnect_43_", |
| [ |
| [ "s8iom0_gpiov2_pad", "in_h", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_49_", |
| [ |
| [ "s8iom0_gpiov2_pad", "in_h", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_98_", |
| [ |
| [ "s8iom0_gpiov2_pad", "in_h", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_104_", |
| [ |
| [ "s8iom0_gpiov2_pad", "in_h", 1 ] |
| ] |
| ], |
| [ |
| "CSB_core_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "in_h", 1 ] |
| ] |
| ], |
| [ |
| "SCK_core_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "in_h", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_122_", |
| [ |
| [ "s8iom0_gpiov2_pad", "in_h", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_141_", |
| [ |
| [ "s8iom0_gpiov2_pad", "in_h", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_146_", |
| [ |
| [ "s8iom0_gpiov2_pad", "in_h", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_151_", |
| [ |
| [ "s8iom0_gpiov2_pad", "in_h", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_156_", |
| [ |
| [ "s8iom0_gpiov2_pad", "in_h", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_40_", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_noesd_h", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_45_", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_noesd_h", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_95_", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_noesd_h", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_100_", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_noesd_h", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_111_", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_noesd_h", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_115_", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_noesd_h", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_119_", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_noesd_h", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_138_", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_noesd_h", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_143_", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_noesd_h", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_148_", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_noesd_h", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_153_", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_noesd_h", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_41_", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_0_h", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_46_", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_0_h", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_96_", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_0_h", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_101_", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_0_h", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_112_", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_0_h", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_116_", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_0_h", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_120_", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_0_h", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_139_", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_0_h", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_144_", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_0_h", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_149_", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_0_h", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_154_", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_0_h", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_42_", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_1_h", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_47_", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_1_h", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_97_", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_1_h", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_102_", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_1_h", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_113_", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_1_h", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_117_", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_1_h", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_121_", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_1_h", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_140_", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_1_h", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_145_", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_1_h", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_150_", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_1_h", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_155_", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_1_h", 1 ] |
| ] |
| ], |
| [ |
| "xi", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad", 1 ] |
| ] |
| ], |
| [ |
| "xo", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad", 1 ] |
| ] |
| ], |
| [ |
| "irq", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad", 1 ] |
| ] |
| ], |
| [ |
| "SDO", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad", 1 ] |
| ] |
| ], |
| [ |
| "CSB", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad", 1 ] |
| ] |
| ], |
| [ |
| "SCK", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad", 1 ] |
| ] |
| ], |
| [ |
| "xclk", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad", 1 ] |
| ] |
| ], |
| [ |
| "flash_io0", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad", 1 ] |
| ] |
| ], |
| [ |
| "flash_io1", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad", 1 ] |
| ] |
| ], |
| [ |
| "flash_io2", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad", 1 ] |
| ] |
| ], |
| [ |
| "flash_io3", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad", 1 ] |
| ] |
| ], |
| [ |
| "xi_core", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_48_", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_103_", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_44_", |
| [ |
| [ "s8iom0_gpiov2_pad", "tie_hi_esd", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_50_", |
| [ |
| [ "s8iom0_gpiov2_pad", "tie_hi_esd", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_99_", |
| [ |
| [ "s8iom0_gpiov2_pad", "tie_hi_esd", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_105_", |
| [ |
| [ "s8iom0_gpiov2_pad", "tie_hi_esd", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_114_", |
| [ |
| [ "s8iom0_gpiov2_pad", "tie_hi_esd", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_118_", |
| [ |
| [ "s8iom0_gpiov2_pad", "tie_hi_esd", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_123_", |
| [ |
| [ "s8iom0_gpiov2_pad", "tie_hi_esd", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_142_", |
| [ |
| [ "s8iom0_gpiov2_pad", "tie_hi_esd", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_147_", |
| [ |
| [ "s8iom0_gpiov2_pad", "tie_hi_esd", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_152_", |
| [ |
| [ "s8iom0_gpiov2_pad", "tie_hi_esd", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_157_", |
| [ |
| [ "s8iom0_gpiov2_pad", "tie_hi_esd", 1 ] |
| ] |
| ], |
| [ |
| "_noconnect_39_", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ] |
| ] |
| ], |
| [ |
| "pll_clk16", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ] |
| ] |
| ], |
| [ |
| "SDO_enb", |
| [ |
| [ "s8iom0_gpiov2_pad", "oe_n", 1 ] |
| ] |
| ], |
| [ |
| "ext_reset_core", |
| [ |
| [ "striVe_clkrst", "ext_reset", 1 ] |
| ] |
| ], |
| [ |
| "adc0_ena_core", |
| [ |
| [ "striVe_soc", "adc0_ena", 1 ] |
| ] |
| ], |
| [ |
| "adc0_convert_core", |
| [ |
| [ "striVe_soc", "adc0_convert", 1 ] |
| ] |
| ], |
| [ |
| "adc0_done_core", |
| [ |
| [ "striVe_soc", "adc0_done", 1 ] |
| ] |
| ], |
| [ |
| "adc0_clk_core", |
| [ |
| [ "striVe_soc", "adc0_clk", 1 ] |
| ] |
| ], |
| [ |
| "adc1_ena_core", |
| [ |
| [ "striVe_soc", "adc1_ena", 1 ] |
| ] |
| ], |
| [ |
| "adc1_convert_core", |
| [ |
| [ "striVe_soc", "adc1_convert", 1 ] |
| ] |
| ], |
| [ |
| "adc1_clk_core", |
| [ |
| [ "striVe_soc", "adc1_clk", 1 ] |
| ] |
| ], |
| [ |
| "adc1_done_core", |
| [ |
| [ "striVe_soc", "adc1_done", 1 ] |
| ] |
| ], |
| [ |
| "dac_ena_core", |
| [ |
| [ "striVe_soc", "dac_ena", 1 ] |
| ] |
| ], |
| [ |
| "analog_out_sel_core", |
| [ |
| [ "striVe_soc", "analog_out_sel", 1 ] |
| ] |
| ], |
| [ |
| "opamp_ena_core", |
| [ |
| [ "striVe_soc", "opamp_ena", 1 ] |
| ] |
| ], |
| [ |
| "opamp_bias_ena_core", |
| [ |
| [ "striVe_soc", "opamp_bias_ena", 1 ] |
| ] |
| ], |
| [ |
| "bg_ena_core", |
| [ |
| [ "striVe_soc", "bg_ena", 1 ] |
| ] |
| ], |
| [ |
| "comp_ena_core", |
| [ |
| [ "striVe_soc", "comp_ena", 1 ] |
| ] |
| ], |
| [ |
| "rcosc_ena_core", |
| [ |
| [ "striVe_soc", "rcosc_ena", 1 ] |
| ] |
| ], |
| [ |
| "overtemp_ena_core", |
| [ |
| [ "striVe_soc", "overtemp_ena", 1 ] |
| ] |
| ], |
| [ |
| "overtemp_core", |
| [ |
| [ "striVe_soc", "overtemp", 1 ] |
| ] |
| ], |
| [ |
| "rcosc_in_core", |
| [ |
| [ "striVe_soc", "rcosc_in", 1 ] |
| ] |
| ], |
| [ |
| "xtal_in_core", |
| [ |
| [ "striVe_soc", "xtal_in", 1 ] |
| ] |
| ], |
| [ |
| "comp_in_core", |
| [ |
| [ "striVe_soc", "comp_in", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_xtal_ena_core", |
| [ |
| [ "striVe_soc", "spi_ro_xtal_ena", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_reg_ena_core", |
| [ |
| [ "striVe_soc", "spi_ro_reg_ena", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_pll_dco_ena_core", |
| [ |
| [ "striVe_soc", "spi_ro_pll_dco_ena", 1 ] |
| ] |
| ], |
| [ |
| "trap_core", |
| [ |
| [ "striVe_soc", "trap", 1 ] |
| ] |
| ], |
| [ |
| "flash_csb_oeb_core", |
| [ |
| [ "striVe_soc", "flash_csb_oeb", 1 ] |
| ] |
| ], |
| [ |
| "flash_clk_oeb_core", |
| [ |
| [ "striVe_soc", "flash_clk_oeb", 1 ] |
| ] |
| ], |
| [ |
| "flash_csb_ieb_core", |
| [ |
| [ "striVe_soc", "flash_csb_ieb", 1 ] |
| ] |
| ], |
| [ |
| "flash_clk_ieb_core", |
| [ |
| [ "striVe_soc", "flash_clk_ieb", 1 ] |
| ] |
| ], |
| [ |
| "adc0_data_core[9]", |
| [ |
| [ "striVe_soc", "adc0_data[9]", 1 ] |
| ] |
| ], |
| [ |
| "adc0_data_core[8]", |
| [ |
| [ "striVe_soc", "adc0_data[8]", 1 ] |
| ] |
| ], |
| [ |
| "adc0_data_core[7]", |
| [ |
| [ "striVe_soc", "adc0_data[7]", 1 ] |
| ] |
| ], |
| [ |
| "adc0_data_core[6]", |
| [ |
| [ "striVe_soc", "adc0_data[6]", 1 ] |
| ] |
| ], |
| [ |
| "adc0_data_core[5]", |
| [ |
| [ "striVe_soc", "adc0_data[5]", 1 ] |
| ] |
| ], |
| [ |
| "adc0_data_core[4]", |
| [ |
| [ "striVe_soc", "adc0_data[4]", 1 ] |
| ] |
| ], |
| [ |
| "adc0_data_core[3]", |
| [ |
| [ "striVe_soc", "adc0_data[3]", 1 ] |
| ] |
| ], |
| [ |
| "adc0_data_core[2]", |
| [ |
| [ "striVe_soc", "adc0_data[2]", 1 ] |
| ] |
| ], |
| [ |
| "adc0_data_core[1]", |
| [ |
| [ "striVe_soc", "adc0_data[1]", 1 ] |
| ] |
| ], |
| [ |
| "adc0_data_core[0]", |
| [ |
| [ "striVe_soc", "adc0_data[0]", 1 ] |
| ] |
| ], |
| [ |
| "adc0_inputsrc_core[1]", |
| [ |
| [ "striVe_soc", "adc0_inputsrc[1]", 1 ] |
| ] |
| ], |
| [ |
| "adc0_inputsrc_core[0]", |
| [ |
| [ "striVe_soc", "adc0_inputsrc[0]", 1 ] |
| ] |
| ], |
| [ |
| "adc1_data_core[9]", |
| [ |
| [ "striVe_soc", "adc1_data[9]", 1 ] |
| ] |
| ], |
| [ |
| "adc1_data_core[8]", |
| [ |
| [ "striVe_soc", "adc1_data[8]", 1 ] |
| ] |
| ], |
| [ |
| "adc1_data_core[7]", |
| [ |
| [ "striVe_soc", "adc1_data[7]", 1 ] |
| ] |
| ], |
| [ |
| "adc1_data_core[6]", |
| [ |
| [ "striVe_soc", "adc1_data[6]", 1 ] |
| ] |
| ], |
| [ |
| "adc1_data_core[5]", |
| [ |
| [ "striVe_soc", "adc1_data[5]", 1 ] |
| ] |
| ], |
| [ |
| "adc1_data_core[4]", |
| [ |
| [ "striVe_soc", "adc1_data[4]", 1 ] |
| ] |
| ], |
| [ |
| "adc1_data_core[3]", |
| [ |
| [ "striVe_soc", "adc1_data[3]", 1 ] |
| ] |
| ], |
| [ |
| "adc1_data_core[2]", |
| [ |
| [ "striVe_soc", "adc1_data[2]", 1 ] |
| ] |
| ], |
| [ |
| "adc1_data_core[1]", |
| [ |
| [ "striVe_soc", "adc1_data[1]", 1 ] |
| ] |
| ], |
| [ |
| "adc1_data_core[0]", |
| [ |
| [ "striVe_soc", "adc1_data[0]", 1 ] |
| ] |
| ], |
| [ |
| "adc1_inputsrc_core[1]", |
| [ |
| [ "striVe_soc", "adc1_inputsrc[1]", 1 ] |
| ] |
| ], |
| [ |
| "adc1_inputsrc_core[0]", |
| [ |
| [ "striVe_soc", "adc1_inputsrc[0]", 1 ] |
| ] |
| ], |
| [ |
| "comp_ninputsrc_core[1]", |
| [ |
| [ "striVe_soc", "comp_ninputsrc[1]", 1 ] |
| ] |
| ], |
| [ |
| "comp_ninputsrc_core[0]", |
| [ |
| [ "striVe_soc", "comp_ninputsrc[0]", 1 ] |
| ] |
| ], |
| [ |
| "comp_pinputsrc_core[1]", |
| [ |
| [ "striVe_soc", "comp_pinputsrc[1]", 1 ] |
| ] |
| ], |
| [ |
| "comp_pinputsrc_core[0]", |
| [ |
| [ "striVe_soc", "comp_pinputsrc[0]", 1 ] |
| ] |
| ], |
| [ |
| "dac_value_core[9]", |
| [ |
| [ "striVe_soc", "dac_value[9]", 1 ] |
| ] |
| ], |
| [ |
| "dac_value_core[8]", |
| [ |
| [ "striVe_soc", "dac_value[8]", 1 ] |
| ] |
| ], |
| [ |
| "dac_value_core[7]", |
| [ |
| [ "striVe_soc", "dac_value[7]", 1 ] |
| ] |
| ], |
| [ |
| "dac_value_core[6]", |
| [ |
| [ "striVe_soc", "dac_value[6]", 1 ] |
| ] |
| ], |
| [ |
| "dac_value_core[5]", |
| [ |
| [ "striVe_soc", "dac_value[5]", 1 ] |
| ] |
| ], |
| [ |
| "dac_value_core[4]", |
| [ |
| [ "striVe_soc", "dac_value[4]", 1 ] |
| ] |
| ], |
| [ |
| "dac_value_core[3]", |
| [ |
| [ "striVe_soc", "dac_value[3]", 1 ] |
| ] |
| ], |
| [ |
| "dac_value_core[2]", |
| [ |
| [ "striVe_soc", "dac_value[2]", 1 ] |
| ] |
| ], |
| [ |
| "dac_value_core[1]", |
| [ |
| [ "striVe_soc", "dac_value[1]", 1 ] |
| ] |
| ], |
| [ |
| "dac_value_core[0]", |
| [ |
| [ "striVe_soc", "dac_value[0]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_config_core[7]", |
| [ |
| [ "striVe_soc", "spi_ro_config[7]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_config_core[6]", |
| [ |
| [ "striVe_soc", "spi_ro_config[6]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_config_core[5]", |
| [ |
| [ "striVe_soc", "spi_ro_config[5]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_config_core[4]", |
| [ |
| [ "striVe_soc", "spi_ro_config[4]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_config_core[3]", |
| [ |
| [ "striVe_soc", "spi_ro_config[3]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_config_core[2]", |
| [ |
| [ "striVe_soc", "spi_ro_config[2]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_config_core[1]", |
| [ |
| [ "striVe_soc", "spi_ro_config[1]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_config_core[0]", |
| [ |
| [ "striVe_soc", "spi_ro_config[0]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_mask_rev_core[3]", |
| [ |
| [ "striVe_soc", "spi_ro_mask_rev[3]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_mask_rev_core[2]", |
| [ |
| [ "striVe_soc", "spi_ro_mask_rev[2]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_mask_rev_core[1]", |
| [ |
| [ "striVe_soc", "spi_ro_mask_rev[1]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_mask_rev_core[0]", |
| [ |
| [ "striVe_soc", "spi_ro_mask_rev[0]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_mfgr_id_core[11]", |
| [ |
| [ "striVe_soc", "spi_ro_mfgr_id[11]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_mfgr_id_core[10]", |
| [ |
| [ "striVe_soc", "spi_ro_mfgr_id[10]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_mfgr_id_core[9]", |
| [ |
| [ "striVe_soc", "spi_ro_mfgr_id[9]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_mfgr_id_core[8]", |
| [ |
| [ "striVe_soc", "spi_ro_mfgr_id[8]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_mfgr_id_core[7]", |
| [ |
| [ "striVe_soc", "spi_ro_mfgr_id[7]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_mfgr_id_core[6]", |
| [ |
| [ "striVe_soc", "spi_ro_mfgr_id[6]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_mfgr_id_core[5]", |
| [ |
| [ "striVe_soc", "spi_ro_mfgr_id[5]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_mfgr_id_core[4]", |
| [ |
| [ "striVe_soc", "spi_ro_mfgr_id[4]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_mfgr_id_core[3]", |
| [ |
| [ "striVe_soc", "spi_ro_mfgr_id[3]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_mfgr_id_core[2]", |
| [ |
| [ "striVe_soc", "spi_ro_mfgr_id[2]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_mfgr_id_core[1]", |
| [ |
| [ "striVe_soc", "spi_ro_mfgr_id[1]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_mfgr_id_core[0]", |
| [ |
| [ "striVe_soc", "spi_ro_mfgr_id[0]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_pll_div_core[4]", |
| [ |
| [ "striVe_soc", "spi_ro_pll_div[4]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_pll_div_core[3]", |
| [ |
| [ "striVe_soc", "spi_ro_pll_div[3]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_pll_div_core[2]", |
| [ |
| [ "striVe_soc", "spi_ro_pll_div[2]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_pll_div_core[1]", |
| [ |
| [ "striVe_soc", "spi_ro_pll_div[1]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_pll_div_core[0]", |
| [ |
| [ "striVe_soc", "spi_ro_pll_div[0]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_pll_sel_core[2]", |
| [ |
| [ "striVe_soc", "spi_ro_pll_sel[2]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_pll_sel_core[1]", |
| [ |
| [ "striVe_soc", "spi_ro_pll_sel[1]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_pll_sel_core[0]", |
| [ |
| [ "striVe_soc", "spi_ro_pll_sel[0]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_pll_trim_core[25]", |
| [ |
| [ "striVe_soc", "spi_ro_pll_trim[25]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_pll_trim_core[24]", |
| [ |
| [ "striVe_soc", "spi_ro_pll_trim[24]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_pll_trim_core[23]", |
| [ |
| [ "striVe_soc", "spi_ro_pll_trim[23]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_pll_trim_core[22]", |
| [ |
| [ "striVe_soc", "spi_ro_pll_trim[22]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_pll_trim_core[21]", |
| [ |
| [ "striVe_soc", "spi_ro_pll_trim[21]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_pll_trim_core[20]", |
| [ |
| [ "striVe_soc", "spi_ro_pll_trim[20]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_pll_trim_core[19]", |
| [ |
| [ "striVe_soc", "spi_ro_pll_trim[19]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_pll_trim_core[18]", |
| [ |
| [ "striVe_soc", "spi_ro_pll_trim[18]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_pll_trim_core[17]", |
| [ |
| [ "striVe_soc", "spi_ro_pll_trim[17]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_pll_trim_core[16]", |
| [ |
| [ "striVe_soc", "spi_ro_pll_trim[16]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_pll_trim_core[15]", |
| [ |
| [ "striVe_soc", "spi_ro_pll_trim[15]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_pll_trim_core[14]", |
| [ |
| [ "striVe_soc", "spi_ro_pll_trim[14]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_pll_trim_core[13]", |
| [ |
| [ "striVe_soc", "spi_ro_pll_trim[13]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_pll_trim_core[12]", |
| [ |
| [ "striVe_soc", "spi_ro_pll_trim[12]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_pll_trim_core[11]", |
| [ |
| [ "striVe_soc", "spi_ro_pll_trim[11]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_pll_trim_core[10]", |
| [ |
| [ "striVe_soc", "spi_ro_pll_trim[10]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_pll_trim_core[9]", |
| [ |
| [ "striVe_soc", "spi_ro_pll_trim[9]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_pll_trim_core[8]", |
| [ |
| [ "striVe_soc", "spi_ro_pll_trim[8]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_pll_trim_core[7]", |
| [ |
| [ "striVe_soc", "spi_ro_pll_trim[7]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_pll_trim_core[6]", |
| [ |
| [ "striVe_soc", "spi_ro_pll_trim[6]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_pll_trim_core[5]", |
| [ |
| [ "striVe_soc", "spi_ro_pll_trim[5]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_pll_trim_core[4]", |
| [ |
| [ "striVe_soc", "spi_ro_pll_trim[4]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_pll_trim_core[3]", |
| [ |
| [ "striVe_soc", "spi_ro_pll_trim[3]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_pll_trim_core[2]", |
| [ |
| [ "striVe_soc", "spi_ro_pll_trim[2]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_pll_trim_core[1]", |
| [ |
| [ "striVe_soc", "spi_ro_pll_trim[1]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_pll_trim_core[0]", |
| [ |
| [ "striVe_soc", "spi_ro_pll_trim[0]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_prod_id_core[7]", |
| [ |
| [ "striVe_soc", "spi_ro_prod_id[7]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_prod_id_core[6]", |
| [ |
| [ "striVe_soc", "spi_ro_prod_id[6]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_prod_id_core[5]", |
| [ |
| [ "striVe_soc", "spi_ro_prod_id[5]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_prod_id_core[4]", |
| [ |
| [ "striVe_soc", "spi_ro_prod_id[4]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_prod_id_core[3]", |
| [ |
| [ "striVe_soc", "spi_ro_prod_id[3]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_prod_id_core[2]", |
| [ |
| [ "striVe_soc", "spi_ro_prod_id[2]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_prod_id_core[1]", |
| [ |
| [ "striVe_soc", "spi_ro_prod_id[1]", 1 ] |
| ] |
| ], |
| [ |
| "spi_ro_prod_id_core[0]", |
| [ |
| [ "striVe_soc", "spi_ro_prod_id[0]", 1 ] |
| ] |
| ], |
| [ |
| "mask_rev[0]", |
| [ |
| [ "scs8hd_conb_1", "LO", 1 ] |
| ] |
| ], |
| [ |
| "mask_rev[1]", |
| [ |
| [ "scs8hd_conb_1", "LO", 1 ] |
| ] |
| ], |
| [ |
| "mask_rev[2]", |
| [ |
| [ "scs8hd_conb_1", "LO", 1 ] |
| ] |
| ], |
| [ |
| "mask_rev[3]", |
| [ |
| [ "scs8hd_conb_1", "LO", 1 ] |
| ] |
| ], |
| [ |
| "loopb1", |
| [ |
| [ "s8iom0_gpiov2_pad", "enable_inp_h", 1 ], |
| [ "s8iom0_gpiov2_pad", "tie_lo_esd", 1 ] |
| ] |
| ], |
| [ |
| "loopb2", |
| [ |
| [ "s8iom0_gpiov2_pad", "enable_inp_h", 1 ], |
| [ "s8iom0_gpiov2_pad", "tie_lo_esd", 1 ] |
| ] |
| ], |
| [ |
| "loopb10", |
| [ |
| [ "s8iom0_gpiov2_pad", "enable_inp_h", 1 ], |
| [ "s8iom0_gpiov2_pad", "tie_lo_esd", 1 ] |
| ] |
| ], |
| [ |
| "loopb11", |
| [ |
| [ "s8iom0_gpiov2_pad", "enable_inp_h", 1 ], |
| [ "s8iom0_gpiov2_pad", "tie_lo_esd", 1 ] |
| ] |
| ], |
| [ |
| "loopb13", |
| [ |
| [ "s8iom0_gpiov2_pad", "enable_inp_h", 1 ], |
| [ "s8iom0_gpiov2_pad", "tie_lo_esd", 1 ] |
| ] |
| ], |
| [ |
| "loopb14", |
| [ |
| [ "s8iom0_gpiov2_pad", "enable_inp_h", 1 ], |
| [ "s8iom0_gpiov2_pad", "tie_lo_esd", 1 ] |
| ] |
| ], |
| [ |
| "loopb15", |
| [ |
| [ "s8iom0_gpiov2_pad", "enable_inp_h", 1 ], |
| [ "s8iom0_gpiov2_pad", "tie_lo_esd", 1 ] |
| ] |
| ], |
| [ |
| "loopb18", |
| [ |
| [ "s8iom0_gpiov2_pad", "enable_inp_h", 1 ], |
| [ "s8iom0_gpiov2_pad", "tie_lo_esd", 1 ] |
| ] |
| ], |
| [ |
| "loopb19", |
| [ |
| [ "s8iom0_gpiov2_pad", "enable_inp_h", 1 ], |
| [ "s8iom0_gpiov2_pad", "tie_lo_esd", 1 ] |
| ] |
| ], |
| [ |
| "loopb20", |
| [ |
| [ "s8iom0_gpiov2_pad", "enable_inp_h", 1 ], |
| [ "s8iom0_gpiov2_pad", "tie_lo_esd", 1 ] |
| ] |
| ], |
| [ |
| "loopb21", |
| [ |
| [ "s8iom0_gpiov2_pad", "enable_inp_h", 1 ], |
| [ "s8iom0_gpiov2_pad", "tie_lo_esd", 1 ] |
| ] |
| ], |
| [ |
| "gpio_mode0_core[15]", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm[0]", 1 ], |
| [ "striVe_soc", "gpio_mode0_pad[15]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_mode0_core[14]", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm[0]", 1 ], |
| [ "striVe_soc", "gpio_mode0_pad[14]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_mode0_core[13]", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm[0]", 1 ], |
| [ "striVe_soc", "gpio_mode0_pad[13]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_mode0_core[12]", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm[0]", 1 ], |
| [ "striVe_soc", "gpio_mode0_pad[12]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_mode0_core[11]", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm[0]", 1 ], |
| [ "striVe_soc", "gpio_mode0_pad[11]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_mode0_core[10]", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm[0]", 1 ], |
| [ "striVe_soc", "gpio_mode0_pad[10]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_mode0_core[9]", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm[0]", 1 ], |
| [ "striVe_soc", "gpio_mode0_pad[9]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_mode0_core[8]", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm[0]", 1 ], |
| [ "striVe_soc", "gpio_mode0_pad[8]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_mode0_core[7]", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm[0]", 1 ], |
| [ "striVe_soc", "gpio_mode0_pad[7]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_mode0_core[6]", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm[0]", 1 ], |
| [ "striVe_soc", "gpio_mode0_pad[6]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_mode0_core[5]", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm[0]", 1 ], |
| [ "striVe_soc", "gpio_mode0_pad[5]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_mode0_core[4]", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm[0]", 1 ], |
| [ "striVe_soc", "gpio_mode0_pad[4]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_mode0_core[3]", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm[0]", 1 ], |
| [ "striVe_soc", "gpio_mode0_pad[3]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_mode0_core[2]", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm[0]", 1 ], |
| [ "striVe_soc", "gpio_mode0_pad[2]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_mode0_core[1]", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm[0]", 1 ], |
| [ "striVe_soc", "gpio_mode0_pad[1]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_mode0_core[0]", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm[0]", 1 ], |
| [ "striVe_soc", "gpio_mode0_pad[0]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_out_core[0]", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_soc", "gpio_out_pad[0]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_outenb_core[0]", |
| [ |
| [ "s8iom0_gpiov2_pad", "oe_n", 1 ], |
| [ "striVe_soc", "gpio_outenb_pad[0]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_inenb_core[0]", |
| [ |
| [ "s8iom0_gpiov2_pad", "inp_dis", 1 ], |
| [ "striVe_soc", "gpio_inenb_pad[0]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_in_core[0]", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_soc", "gpio_in_pad[0]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_out_core[1]", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_soc", "gpio_out_pad[1]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_outenb_core[1]", |
| [ |
| [ "s8iom0_gpiov2_pad", "oe_n", 1 ], |
| [ "striVe_soc", "gpio_outenb_pad[1]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_inenb_core[1]", |
| [ |
| [ "s8iom0_gpiov2_pad", "inp_dis", 1 ], |
| [ "striVe_soc", "gpio_inenb_pad[1]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_in_core[1]", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_soc", "gpio_in_pad[1]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_out_core[2]", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_soc", "gpio_out_pad[2]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_outenb_core[2]", |
| [ |
| [ "s8iom0_gpiov2_pad", "oe_n", 1 ], |
| [ "striVe_soc", "gpio_outenb_pad[2]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_inenb_core[2]", |
| [ |
| [ "s8iom0_gpiov2_pad", "inp_dis", 1 ], |
| [ "striVe_soc", "gpio_inenb_pad[2]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_in_core[2]", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_soc", "gpio_in_pad[2]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_out_core[3]", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_soc", "gpio_out_pad[3]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_outenb_core[3]", |
| [ |
| [ "s8iom0_gpiov2_pad", "oe_n", 1 ], |
| [ "striVe_soc", "gpio_outenb_pad[3]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_inenb_core[3]", |
| [ |
| [ "s8iom0_gpiov2_pad", "inp_dis", 1 ], |
| [ "striVe_soc", "gpio_inenb_pad[3]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_in_core[3]", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_soc", "gpio_in_pad[3]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_out_core[4]", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_soc", "gpio_out_pad[4]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_outenb_core[4]", |
| [ |
| [ "s8iom0_gpiov2_pad", "oe_n", 1 ], |
| [ "striVe_soc", "gpio_outenb_pad[4]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_inenb_core[4]", |
| [ |
| [ "s8iom0_gpiov2_pad", "inp_dis", 1 ], |
| [ "striVe_soc", "gpio_inenb_pad[4]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_in_core[4]", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_soc", "gpio_in_pad[4]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_out_core[5]", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_soc", "gpio_out_pad[5]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_outenb_core[5]", |
| [ |
| [ "s8iom0_gpiov2_pad", "oe_n", 1 ], |
| [ "striVe_soc", "gpio_outenb_pad[5]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_inenb_core[5]", |
| [ |
| [ "s8iom0_gpiov2_pad", "inp_dis", 1 ], |
| [ "striVe_soc", "gpio_inenb_pad[5]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_in_core[5]", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_soc", "gpio_in_pad[5]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_out_core[6]", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_soc", "gpio_out_pad[6]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_outenb_core[6]", |
| [ |
| [ "s8iom0_gpiov2_pad", "oe_n", 1 ], |
| [ "striVe_soc", "gpio_outenb_pad[6]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_inenb_core[6]", |
| [ |
| [ "s8iom0_gpiov2_pad", "inp_dis", 1 ], |
| [ "striVe_soc", "gpio_inenb_pad[6]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_in_core[6]", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_soc", "gpio_in_pad[6]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_out_core[7]", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_soc", "gpio_out_pad[7]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_outenb_core[7]", |
| [ |
| [ "s8iom0_gpiov2_pad", "oe_n", 1 ], |
| [ "striVe_soc", "gpio_outenb_pad[7]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_inenb_core[7]", |
| [ |
| [ "s8iom0_gpiov2_pad", "inp_dis", 1 ], |
| [ "striVe_soc", "gpio_inenb_pad[7]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_in_core[7]", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_soc", "gpio_in_pad[7]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_out_core[8]", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_soc", "gpio_out_pad[8]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_outenb_core[8]", |
| [ |
| [ "s8iom0_gpiov2_pad", "oe_n", 1 ], |
| [ "striVe_soc", "gpio_outenb_pad[8]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_inenb_core[8]", |
| [ |
| [ "s8iom0_gpiov2_pad", "inp_dis", 1 ], |
| [ "striVe_soc", "gpio_inenb_pad[8]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_in_core[8]", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_soc", "gpio_in_pad[8]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_out_core[9]", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_soc", "gpio_out_pad[9]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_outenb_core[9]", |
| [ |
| [ "s8iom0_gpiov2_pad", "oe_n", 1 ], |
| [ "striVe_soc", "gpio_outenb_pad[9]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_inenb_core[9]", |
| [ |
| [ "s8iom0_gpiov2_pad", "inp_dis", 1 ], |
| [ "striVe_soc", "gpio_inenb_pad[9]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_in_core[9]", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_soc", "gpio_in_pad[9]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_out_core[10]", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_soc", "gpio_out_pad[10]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_outenb_core[10]", |
| [ |
| [ "s8iom0_gpiov2_pad", "oe_n", 1 ], |
| [ "striVe_soc", "gpio_outenb_pad[10]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_inenb_core[10]", |
| [ |
| [ "s8iom0_gpiov2_pad", "inp_dis", 1 ], |
| [ "striVe_soc", "gpio_inenb_pad[10]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_in_core[10]", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_soc", "gpio_in_pad[10]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_out_core[11]", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_soc", "gpio_out_pad[11]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_outenb_core[11]", |
| [ |
| [ "s8iom0_gpiov2_pad", "oe_n", 1 ], |
| [ "striVe_soc", "gpio_outenb_pad[11]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_inenb_core[11]", |
| [ |
| [ "s8iom0_gpiov2_pad", "inp_dis", 1 ], |
| [ "striVe_soc", "gpio_inenb_pad[11]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_in_core[11]", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_soc", "gpio_in_pad[11]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_out_core[12]", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_soc", "gpio_out_pad[12]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_outenb_core[12]", |
| [ |
| [ "s8iom0_gpiov2_pad", "oe_n", 1 ], |
| [ "striVe_soc", "gpio_outenb_pad[12]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_inenb_core[12]", |
| [ |
| [ "s8iom0_gpiov2_pad", "inp_dis", 1 ], |
| [ "striVe_soc", "gpio_inenb_pad[12]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_in_core[12]", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_soc", "gpio_in_pad[12]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_out_core[13]", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_soc", "gpio_out_pad[13]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_outenb_core[13]", |
| [ |
| [ "s8iom0_gpiov2_pad", "oe_n", 1 ], |
| [ "striVe_soc", "gpio_outenb_pad[13]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_inenb_core[13]", |
| [ |
| [ "s8iom0_gpiov2_pad", "inp_dis", 1 ], |
| [ "striVe_soc", "gpio_inenb_pad[13]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_in_core[13]", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_soc", "gpio_in_pad[13]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_out_core[14]", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_soc", "gpio_out_pad[14]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_outenb_core[14]", |
| [ |
| [ "s8iom0_gpiov2_pad", "oe_n", 1 ], |
| [ "striVe_soc", "gpio_outenb_pad[14]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_inenb_core[14]", |
| [ |
| [ "s8iom0_gpiov2_pad", "inp_dis", 1 ], |
| [ "striVe_soc", "gpio_inenb_pad[14]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_in_core[14]", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_soc", "gpio_in_pad[14]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_out_core[15]", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_soc", "gpio_out_pad[15]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_outenb_core[15]", |
| [ |
| [ "s8iom0_gpiov2_pad", "oe_n", 1 ], |
| [ "striVe_soc", "gpio_outenb_pad[15]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_inenb_core[15]", |
| [ |
| [ "s8iom0_gpiov2_pad", "inp_dis", 1 ], |
| [ "striVe_soc", "gpio_inenb_pad[15]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_in_core[15]", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_soc", "gpio_in_pad[15]", 1 ] |
| ] |
| ], |
| [ |
| "irq_pin_core", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_soc", "irq_pin", 1 ] |
| ] |
| ], |
| [ |
| "SDO_core", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_spi", "SDO", 1 ] |
| ] |
| ], |
| [ |
| "SDI_core", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_spi", "SDI", 1 ] |
| ] |
| ], |
| [ |
| "CSB_core", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_spi", "CSB", 1 ] |
| ] |
| ], |
| [ |
| "flash_csb_core", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_soc", "flash_csb", 1 ] |
| ] |
| ], |
| [ |
| "flash_clk_core", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_soc", "flash_clk", 1 ] |
| ] |
| ], |
| [ |
| "flash_io0_do_core", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_soc", "flash_io0_do", 1 ] |
| ] |
| ], |
| [ |
| "flash_io0_di_core", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_soc", "flash_io0_di", 1 ] |
| ] |
| ], |
| [ |
| "flash_io1_do_core", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_soc", "flash_io1_do", 1 ] |
| ] |
| ], |
| [ |
| "flash_io1_di_core", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_soc", "flash_io1_di", 1 ] |
| ] |
| ], |
| [ |
| "flash_io2_do_core", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_soc", "flash_io2_do", 1 ] |
| ] |
| ], |
| [ |
| "flash_io2_di_core", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_soc", "flash_io2_di", 1 ] |
| ] |
| ], |
| [ |
| "flash_io3_do_core", |
| [ |
| [ "s8iom0_gpiov2_pad", "out", 1 ], |
| [ "striVe_soc", "flash_io3_do", 1 ] |
| ] |
| ], |
| [ |
| "flash_io3_di_core", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_soc", "flash_io3_di", 1 ] |
| ] |
| ], |
| [ |
| "ser_rx_core", |
| [ |
| [ "s8iom0s8_top_gpio_ovtv2", "in", 1 ], |
| [ "striVe_soc", "ser_rx", 1 ] |
| ] |
| ], |
| [ |
| "ser_tx_core", |
| [ |
| [ "s8iom0s8_top_gpio_ovtv2", "out", 1 ], |
| [ "striVe_soc", "ser_tx", 1 ] |
| ] |
| ], |
| [ |
| "striVe_clk", |
| [ |
| [ "striVe_clkrst", "clk", 1 ], |
| [ "striVe_soc", "clk", 1 ] |
| ] |
| ], |
| [ |
| "ext_clk_sel_core", |
| [ |
| [ "striVe_clkrst", "ext_clk_sel", 1 ], |
| [ "striVe_soc", "ext_clk_sel", 1 ] |
| ] |
| ], |
| [ |
| "striVe_rstn", |
| [ |
| [ "striVe_clkrst", "resetn", 1 ], |
| [ "striVe_soc", "resetn", 1 ] |
| ] |
| ], |
| [ |
| "irq_spi_core", |
| [ |
| [ "striVe_soc", "irq_spi", 1 ], |
| [ "striVe_spi", "irq", 1 ] |
| ] |
| ], |
| [ |
| "flash_io0_ieb_core", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm[2]", 1 ], |
| [ "s8iom0_gpiov2_pad", "dm[1]", 1 ], |
| [ "s8iom0_gpiov2_pad", "inp_dis", 1 ], |
| [ "striVe_soc", "flash_io0_ieb", 1 ] |
| ] |
| ], |
| [ |
| "flash_io1_ieb_core", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm[2]", 1 ], |
| [ "s8iom0_gpiov2_pad", "dm[1]", 1 ], |
| [ "s8iom0_gpiov2_pad", "inp_dis", 1 ], |
| [ "striVe_soc", "flash_io1_ieb", 1 ] |
| ] |
| ], |
| [ |
| "flash_io2_ieb_core", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm[2]", 1 ], |
| [ "s8iom0_gpiov2_pad", "dm[1]", 1 ], |
| [ "s8iom0_gpiov2_pad", "inp_dis", 1 ], |
| [ "striVe_soc", "flash_io2_ieb", 1 ] |
| ] |
| ], |
| [ |
| "flash_io3_ieb_core", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm[2]", 1 ], |
| [ "s8iom0_gpiov2_pad", "dm[1]", 1 ], |
| [ "s8iom0_gpiov2_pad", "inp_dis", 1 ], |
| [ "striVe_soc", "flash_io3_ieb", 1 ] |
| ] |
| ], |
| [ |
| "gpio_mode1_core[15]", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm[2]", 1 ], |
| [ "s8iom0_gpiov2_pad", "dm[1]", 1 ], |
| [ "striVe_soc", "gpio_mode1_pad[15]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_mode1_core[14]", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm[2]", 1 ], |
| [ "s8iom0_gpiov2_pad", "dm[1]", 1 ], |
| [ "striVe_soc", "gpio_mode1_pad[14]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_mode1_core[13]", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm[2]", 1 ], |
| [ "s8iom0_gpiov2_pad", "dm[1]", 1 ], |
| [ "striVe_soc", "gpio_mode1_pad[13]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_mode1_core[12]", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm[2]", 1 ], |
| [ "s8iom0_gpiov2_pad", "dm[1]", 1 ], |
| [ "striVe_soc", "gpio_mode1_pad[12]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_mode1_core[11]", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm[2]", 1 ], |
| [ "s8iom0_gpiov2_pad", "dm[1]", 1 ], |
| [ "striVe_soc", "gpio_mode1_pad[11]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_mode1_core[10]", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm[2]", 1 ], |
| [ "s8iom0_gpiov2_pad", "dm[1]", 1 ], |
| [ "striVe_soc", "gpio_mode1_pad[10]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_mode1_core[9]", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm[2]", 1 ], |
| [ "s8iom0_gpiov2_pad", "dm[1]", 1 ], |
| [ "striVe_soc", "gpio_mode1_pad[9]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_mode1_core[8]", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm[2]", 1 ], |
| [ "s8iom0_gpiov2_pad", "dm[1]", 1 ], |
| [ "striVe_soc", "gpio_mode1_pad[8]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_mode1_core[7]", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm[2]", 1 ], |
| [ "s8iom0_gpiov2_pad", "dm[1]", 1 ], |
| [ "striVe_soc", "gpio_mode1_pad[7]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_mode1_core[6]", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm[2]", 1 ], |
| [ "s8iom0_gpiov2_pad", "dm[1]", 1 ], |
| [ "striVe_soc", "gpio_mode1_pad[6]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_mode1_core[5]", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm[2]", 1 ], |
| [ "s8iom0_gpiov2_pad", "dm[1]", 1 ], |
| [ "striVe_soc", "gpio_mode1_pad[5]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_mode1_core[4]", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm[2]", 1 ], |
| [ "s8iom0_gpiov2_pad", "dm[1]", 1 ], |
| [ "striVe_soc", "gpio_mode1_pad[4]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_mode1_core[3]", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm[2]", 1 ], |
| [ "s8iom0_gpiov2_pad", "dm[1]", 1 ], |
| [ "striVe_soc", "gpio_mode1_pad[3]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_mode1_core[2]", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm[2]", 1 ], |
| [ "s8iom0_gpiov2_pad", "dm[1]", 1 ], |
| [ "striVe_soc", "gpio_mode1_pad[2]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_mode1_core[1]", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm[2]", 1 ], |
| [ "s8iom0_gpiov2_pad", "dm[1]", 1 ], |
| [ "striVe_soc", "gpio_mode1_pad[1]", 1 ] |
| ] |
| ], |
| [ |
| "gpio_mode1_core[0]", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm[2]", 1 ], |
| [ "s8iom0_gpiov2_pad", "dm[1]", 1 ], |
| [ "striVe_soc", "gpio_mode1_pad[0]", 1 ] |
| ] |
| ], |
| [ |
| "SCK_core", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_soc", "spi_sck", 1 ], |
| [ "striVe_spi", "SCK", 1 ] |
| ] |
| ], |
| [ |
| "ext_clk_core", |
| [ |
| [ "s8iom0_gpiov2_pad", "in", 1 ], |
| [ "striVe_clkrst", "ext_clk", 1 ], |
| [ "striVe_soc", "ext_clk", 1 ] |
| ] |
| ], |
| [ |
| "flash_io0_oeb_core", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm[0]", 1 ], |
| [ "s8iom0_gpiov2_pad", "oe_n", 1 ], |
| [ "striVe_soc", "flash_io0_oeb", 1 ] |
| ] |
| ], |
| [ |
| "flash_io1_oeb_core", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm[0]", 1 ], |
| [ "s8iom0_gpiov2_pad", "oe_n", 1 ], |
| [ "striVe_soc", "flash_io1_oeb", 1 ] |
| ] |
| ], |
| [ |
| "flash_io2_oeb_core", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm[0]", 1 ], |
| [ "s8iom0_gpiov2_pad", "oe_n", 1 ], |
| [ "striVe_soc", "flash_io2_oeb", 1 ] |
| ] |
| ], |
| [ |
| "flash_io3_oeb_core", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm[0]", 1 ], |
| [ "s8iom0_gpiov2_pad", "oe_n", 1 ], |
| [ "striVe_soc", "flash_io3_oeb", 1 ] |
| ] |
| ], |
| [ |
| "pll_clk_core", |
| [ |
| [ "striVe_clkrst", "pll_clk", 1 ], |
| [ "striVe_soc", "pll_clk", 1 ], |
| [ "digital_pll", "clockc", 1 ] |
| ] |
| ], |
| [ |
| "vdd", |
| [ |
| [ "s8iom0_vdda_hvc_pad", "vdda", 2 ], |
| [ "s8iom0_vdda_hvc_pad", "vswitch", 2 ], |
| [ "s8iom0_vdda_hvc_pad", "vddio_q", 2 ], |
| [ "s8iom0_vdda_hvc_pad", "vddio", 2 ], |
| [ "s8iom0_vddio_hvc_pad", "vdda", 2 ], |
| [ "s8iom0_vddio_hvc_pad", "vswitch", 2 ], |
| [ "s8iom0_vddio_hvc_pad", "vddio_q", 2 ], |
| [ "s8iom0_vddio_hvc_pad", "vddio", 2 ], |
| [ "s8iom0_vdda_lvc_pad", "vdda", 4 ], |
| [ "s8iom0_vdda_lvc_pad", "vswitch", 4 ], |
| [ "s8iom0_vdda_lvc_pad", "vddio_q", 4 ], |
| [ "s8iom0_vdda_lvc_pad", "vddio", 4 ], |
| [ "s8iom0_vccd_hvc_pad", "vdda", 2 ], |
| [ "s8iom0_vccd_hvc_pad", "vswitch", 2 ], |
| [ "s8iom0_vccd_hvc_pad", "vddio_q", 2 ], |
| [ "s8iom0_vccd_hvc_pad", "vddio", 2 ], |
| [ "s8iom0_vccd_lvc_pad", "vdda", 2 ], |
| [ "s8iom0_vccd_lvc_pad", "vswitch", 2 ], |
| [ "s8iom0_vccd_lvc_pad", "vddio_q", 2 ], |
| [ "s8iom0_vccd_lvc_pad", "vddio", 2 ], |
| [ "s8iom0_vssa_hvc_pad", "vdda", 4 ], |
| [ "s8iom0_vssa_hvc_pad", "vswitch", 4 ], |
| [ "s8iom0_vssa_hvc_pad", "vddio_q", 4 ], |
| [ "s8iom0_vssa_hvc_pad", "vddio", 4 ], |
| [ "s8iom0_vssa_lvc_pad", "vdda", 1 ], |
| [ "s8iom0_vssa_lvc_pad", "vswitch", 1 ], |
| [ "s8iom0_vssa_lvc_pad", "vddio_q", 1 ], |
| [ "s8iom0_vssa_lvc_pad", "vddio", 1 ], |
| [ "s8iom0_vssd_lvc_pad", "vdda", 1 ], |
| [ "s8iom0_vssd_lvc_pad", "vswitch", 1 ], |
| [ "s8iom0_vssd_lvc_pad", "vddio_q", 1 ], |
| [ "s8iom0_vssd_lvc_pad", "vddio", 1 ], |
| [ "s8iom0_vssio_lvc_pad", "vdda", 1 ], |
| [ "s8iom0_vssio_lvc_pad", "vswitch", 1 ], |
| [ "s8iom0_vssio_lvc_pad", "vddio_q", 1 ], |
| [ "s8iom0_vssio_lvc_pad", "vddio", 1 ], |
| [ "s8iom0_gpiov2_pad", "hld_h_n", 36 ], |
| [ "s8iom0_gpiov2_pad", "vdda", 36 ], |
| [ "s8iom0_gpiov2_pad", "vswitch", 36 ], |
| [ "s8iom0_gpiov2_pad", "vddio_q", 36 ], |
| [ "s8iom0_gpiov2_pad", "vddio", 36 ], |
| [ "s8iom0s8_top_xres4v2", "enable_h", 1 ], |
| [ "s8iom0s8_top_xres4v2", "vdda", 1 ], |
| [ "s8iom0s8_top_xres4v2", "vddio", 1 ], |
| [ "s8iom0s8_top_xres4v2", "vddio_q", 1 ], |
| [ "s8iom0s8_top_xres4v2", "vswitch", 1 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "hld_h_n", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "vdda", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "vddio", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "vddio_q", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "vswitch", 2 ], |
| [ "s8iom0_corner_pad", "vdda", 4 ], |
| [ "s8iom0_corner_pad", "vswitch", 4 ], |
| [ "s8iom0_corner_pad", "vddio_q", 4 ], |
| [ "s8iom0_corner_pad", "vddio", 4 ] |
| ] |
| ], |
| [ |
| "vdd1v8", |
| [ |
| [ "s8iom0_vdda_hvc_pad", "vcchib", 2 ], |
| [ "s8iom0_vdda_hvc_pad", "vccd", 2 ], |
| [ "s8iom0_vddio_hvc_pad", "vcchib", 2 ], |
| [ "s8iom0_vddio_hvc_pad", "vccd", 2 ], |
| [ "s8iom0_vdda_lvc_pad", "vcchib", 4 ], |
| [ "s8iom0_vdda_lvc_pad", "vccd", 4 ], |
| [ "s8iom0_vccd_hvc_pad", "vcchib", 2 ], |
| [ "s8iom0_vccd_hvc_pad", "vccd", 2 ], |
| [ "s8iom0_vccd_lvc_pad", "vcchib", 2 ], |
| [ "s8iom0_vccd_lvc_pad", "vccd", 2 ], |
| [ "s8iom0_vssa_hvc_pad", "vcchib", 4 ], |
| [ "s8iom0_vssa_hvc_pad", "vccd", 4 ], |
| [ "s8iom0_vssa_lvc_pad", "vcchib", 1 ], |
| [ "s8iom0_vssa_lvc_pad", "vccd", 1 ], |
| [ "s8iom0_vssd_lvc_pad", "vcchib", 1 ], |
| [ "s8iom0_vssd_lvc_pad", "vccd", 1 ], |
| [ "s8iom0_vssio_lvc_pad", "vcchib", 1 ], |
| [ "s8iom0_vssio_lvc_pad", "vccd", 1 ], |
| [ "s8iom0_gpiov2_pad", "enable_vddio", 36 ], |
| [ "s8iom0_gpiov2_pad", "vcchib", 36 ], |
| [ "s8iom0_gpiov2_pad", "vccd", 36 ], |
| [ "s8iom0_gpiov2_pad", "dm[0]", 6 ], |
| [ "s8iom0_gpiov2_pad", "oe_n", 12 ], |
| [ "s8iom0_gpiov2_pad", "dm[2]", 4 ], |
| [ "s8iom0_gpiov2_pad", "dm[1]", 4 ], |
| [ "s8iom0_gpiov2_pad", "inp_dis", 10 ], |
| [ "s8iom0_gpiov2_pad", "analog_en", 6 ], |
| [ "s8iom0_gpiov2_pad", "analog_sel", 2 ], |
| [ "s8iom0_gpiov2_pad", "analog_pol", 1 ], |
| [ "s8iom0s8_top_xres4v2", "enable_vddio", 1 ], |
| [ "s8iom0s8_top_xres4v2", "vccd", 1 ], |
| [ "s8iom0s8_top_xres4v2", "vcchib", 1 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "dm[0]", 1 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "enable_vddio", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "hys_trim", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "oe_n", 1 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "vccd", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "vcchib", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "vinref", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "dm[2]", 1 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "dm[1]", 1 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "inp_dis", 1 ], |
| [ "s8iom0_corner_pad", "vcchib", 4 ], |
| [ "s8iom0_corner_pad", "vccd", 4 ], |
| [ "lvlshiftdown", "vpwr", 1 ], |
| [ "lvlshiftdown", "vpb", 1 ] |
| ] |
| ], |
| [ |
| "vss", |
| [ |
| [ "s8iom0_vdda_hvc_pad", "vssa", 2 ], |
| [ "s8iom0_vdda_hvc_pad", "vssio", 2 ], |
| [ "s8iom0_vdda_hvc_pad", "vssd", 2 ], |
| [ "s8iom0_vdda_hvc_pad", "vssio_q", 2 ], |
| [ "s8iom0_vddio_hvc_pad", "vssa", 2 ], |
| [ "s8iom0_vddio_hvc_pad", "vssio", 2 ], |
| [ "s8iom0_vddio_hvc_pad", "vssd", 2 ], |
| [ "s8iom0_vddio_hvc_pad", "vssio_q", 2 ], |
| [ "s8iom0_vdda_lvc_pad", "vssa", 4 ], |
| [ "s8iom0_vdda_lvc_pad", "vssio", 4 ], |
| [ "s8iom0_vdda_lvc_pad", "vssd", 4 ], |
| [ "s8iom0_vdda_lvc_pad", "vssio_q", 4 ], |
| [ "s8iom0_vccd_hvc_pad", "vssa", 2 ], |
| [ "s8iom0_vccd_hvc_pad", "vssio", 2 ], |
| [ "s8iom0_vccd_hvc_pad", "vssd", 2 ], |
| [ "s8iom0_vccd_hvc_pad", "vssio_q", 2 ], |
| [ "s8iom0_vccd_lvc_pad", "vssa", 2 ], |
| [ "s8iom0_vccd_lvc_pad", "vssio", 2 ], |
| [ "s8iom0_vccd_lvc_pad", "vssd", 2 ], |
| [ "s8iom0_vccd_lvc_pad", "vssio_q", 2 ], |
| [ "s8iom0_vssa_hvc_pad", "vssa", 4 ], |
| [ "s8iom0_vssa_hvc_pad", "vssio", 4 ], |
| [ "s8iom0_vssa_hvc_pad", "vssd", 4 ], |
| [ "s8iom0_vssa_hvc_pad", "vssio_q", 4 ], |
| [ "s8iom0_vssa_lvc_pad", "vssa", 1 ], |
| [ "s8iom0_vssa_lvc_pad", "vssio", 1 ], |
| [ "s8iom0_vssa_lvc_pad", "vssio_q", 1 ], |
| [ "s8iom0_vssd_lvc_pad", "vssa", 1 ], |
| [ "s8iom0_vssd_lvc_pad", "vssio", 1 ], |
| [ "s8iom0_vssd_lvc_pad", "vssio_q", 1 ], |
| [ "s8iom0_vssio_lvc_pad", "vssa", 1 ], |
| [ "s8iom0_vssio_lvc_pad", "vssio", 1 ], |
| [ "s8iom0_vssio_lvc_pad", "vssio_q", 1 ], |
| [ "s8iom0_gpiov2_pad", "ib_mode_sel", 36 ], |
| [ "s8iom0_gpiov2_pad", "slow", 36 ], |
| [ "s8iom0_gpiov2_pad", "vtrip_sel", 36 ], |
| [ "s8iom0_gpiov2_pad", "hld_ovr", 36 ], |
| [ "s8iom0_gpiov2_pad", "analog_en", 30 ], |
| [ "s8iom0_gpiov2_pad", "analog_sel", 34 ], |
| [ "s8iom0_gpiov2_pad", "enable_vswitch_h", 36 ], |
| [ "s8iom0_gpiov2_pad", "analog_pol", 35 ], |
| [ "s8iom0_gpiov2_pad", "vssa", 36 ], |
| [ "s8iom0_gpiov2_pad", "vssio", 36 ], |
| [ "s8iom0_gpiov2_pad", "vssd", 36 ], |
| [ "s8iom0_gpiov2_pad", "vssio_q", 36 ], |
| [ "s8iom0_gpiov2_pad", "dm[2]", 12 ], |
| [ "s8iom0_gpiov2_pad", "dm[1]", 12 ], |
| [ "s8iom0_gpiov2_pad", "dm[0]", 10 ], |
| [ "s8iom0_gpiov2_pad", "oe_n", 3 ], |
| [ "s8iom0_gpiov2_pad", "out", 11 ], |
| [ "s8iom0s8_top_xres4v2", "disable_pullup_h", 1 ], |
| [ "s8iom0s8_top_xres4v2", "en_vddio_sig_h", 1 ], |
| [ "s8iom0s8_top_xres4v2", "filt_in_h", 1 ], |
| [ "s8iom0s8_top_xres4v2", "inp_sel_h", 1 ], |
| [ "s8iom0s8_top_xres4v2", "pullup_h", 1 ], |
| [ "s8iom0s8_top_xres4v2", "vssa", 1 ], |
| [ "s8iom0s8_top_xres4v2", "vssd", 1 ], |
| [ "s8iom0s8_top_xres4v2", "vssio", 1 ], |
| [ "s8iom0s8_top_xres4v2", "vssio_q", 1 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "analog_en", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "analog_pol", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "analog_sel", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "dm[2]", 1 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "dm[1]", 1 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "enable_vswitch_h", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "hld_ovr", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "ib_mode_sel[1]", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "ib_mode_sel[0]", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "out", 1 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "slew_ctl[1]", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "slew_ctl[0]", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "slow", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "vssa", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "vssd", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "vssio", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "vssio_q", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "vtrip_sel", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "dm[0]", 1 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "oe_n", 1 ], |
| [ "s8iom0_corner_pad", "vssa", 4 ], |
| [ "s8iom0_corner_pad", "vssio", 4 ], |
| [ "s8iom0_corner_pad", "vssd", 4 ], |
| [ "s8iom0_corner_pad", "vssio_q", 4 ], |
| [ "lvlshiftdown", "vnb", 1 ], |
| [ "lvlshiftdown", "vgnd", 1 ] |
| ] |
| ], |
| [ |
| "porb_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "enable_h", 36 ], |
| [ "s8iom0_gpiov2_pad", "enable_vdda_h", 36 ], |
| [ "s8iom0s8_top_xres4v2", "xres_h_n", 1 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "enable_h", 2 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "enable_vdda_h", 2 ], |
| [ "striVe_spi", "RSTB", 1 ], |
| [ "lvlshiftdown", "A", 1 ] |
| ] |
| ], |
| [ |
| "por", |
| [ |
| [ "s8iom0_gpiov2_pad", "inp_dis", 6 ], |
| [ "s8iom0s8_top_gpio_ovtv2", "inp_dis", 1 ], |
| [ "striVe_clkrst", "reset", 1 ], |
| [ "striVe_spi", "RST", 1 ] |
| ] |
| ] |
| ] |
| ], |
| [ |
| [ |
| [ |
| "flash_io0_pad/tie_lo_esd", |
| [ |
| [ "s8iom0_gpiov2_pad", "enable_inp_h", 1 ], |
| [ "s8iom0_gpiov2_pad", "tie_lo_esd", 1 ] |
| ] |
| ], |
| [ |
| "flash_io3_pad/tie_lo_esd", |
| [ |
| [ "s8iom0_gpiov2_pad", "enable_inp_h", 1 ], |
| [ "s8iom0_gpiov2_pad", "tie_lo_esd", 1 ] |
| ] |
| ] |
| ], [ |
| [ |
| "(no matching net)", |
| [ |
| [ "", "", 0 ] |
| ] |
| ], |
| [ |
| "(no matching net)", |
| [ |
| [ "", "", 0 ] |
| ] |
| ] |
| ] |
| ], |
| [ |
| [ |
| [ |
| "flash_io0_pad/tie_hi_esd", |
| [ |
| [ "s8iom0_gpiov2_pad", "tie_hi_esd", 1 ] |
| ] |
| ], |
| [ |
| "flash_io3_pad/tie_hi_esd", |
| [ |
| [ "s8iom0_gpiov2_pad", "tie_hi_esd", 1 ] |
| ] |
| ] |
| ], [ |
| [ |
| "(no matching net)", |
| [ |
| [ "", "", 0 ] |
| ] |
| ], |
| [ |
| "(no matching net)", |
| [ |
| [ "", "", 0 ] |
| ] |
| ] |
| ] |
| ], |
| [ |
| [ |
| [ |
| "flash_io0", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad", 1 ] |
| ] |
| ], |
| [ |
| "flash_io3", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad", 1 ] |
| ] |
| ] |
| ], [ |
| [ |
| "(no matching net)", |
| [ |
| [ "", "", 0 ] |
| ] |
| ], |
| [ |
| "(no matching net)", |
| [ |
| [ "", "", 0 ] |
| ] |
| ] |
| ] |
| ], |
| [ |
| [ |
| [ |
| "flash_io0_pad/pad_a_esd_1_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_1_h", 1 ] |
| ] |
| ], |
| [ |
| "flash_io3_pad/pad_a_esd_1_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_1_h", 1 ] |
| ] |
| ] |
| ], [ |
| [ |
| "(no matching net)", |
| [ |
| [ "", "", 0 ] |
| ] |
| ], |
| [ |
| "(no matching net)", |
| [ |
| [ "", "", 0 ] |
| ] |
| ] |
| ] |
| ], |
| [ |
| [ |
| [ |
| "flash_io0_pad/pad_a_esd_0_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_0_h", 1 ] |
| ] |
| ], |
| [ |
| "flash_io3_pad/pad_a_esd_0_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_esd_0_h", 1 ] |
| ] |
| ] |
| ], [ |
| [ |
| "(no matching net)", |
| [ |
| [ "", "", 0 ] |
| ] |
| ], |
| [ |
| "(no matching net)", |
| [ |
| [ "", "", 0 ] |
| ] |
| ] |
| ] |
| ], |
| [ |
| [ |
| [ |
| "flash_io0_pad/pad_a_noesd_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_noesd_h", 1 ] |
| ] |
| ], |
| [ |
| "flash_io3_pad/pad_a_noesd_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "pad_a_noesd_h", 1 ] |
| ] |
| ] |
| ], [ |
| [ |
| "(no matching net)", |
| [ |
| [ "", "", 0 ] |
| ] |
| ], |
| [ |
| "(no matching net)", |
| [ |
| [ "", "", 0 ] |
| ] |
| ] |
| ] |
| ], |
| [ |
| [ |
| [ |
| "flash_io0_pad/in_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "in_h", 1 ] |
| ] |
| ], |
| [ |
| "flash_io3_pad/in_h", |
| [ |
| [ "s8iom0_gpiov2_pad", "in_h", 1 ] |
| ] |
| ] |
| ], [ |
| [ |
| "(no matching net)", |
| [ |
| [ "", "", 0 ] |
| ] |
| ], |
| [ |
| "(no matching net)", |
| [ |
| [ "", "", 0 ] |
| ] |
| ] |
| ] |
| ], |
| [ |
| [ |
| [ |
| "flash_io0_pad/oe_n", |
| [ |
| [ "striVe_soc", "flash_io0_oeb", 1 ], |
| [ "striVe_soc", "flash_io0_ieb", 1 ], |
| [ "s8iom0_gpiov2_pad", "dm<2>", 1 ], |
| [ "s8iom0_gpiov2_pad", "dm<1>", 1 ], |
| [ "s8iom0_gpiov2_pad", "dm<0>", 1 ], |
| [ "s8iom0_gpiov2_pad", "inp_dis", 1 ], |
| [ "s8iom0_gpiov2_pad", "oe_n", 1 ] |
| ] |
| ], |
| [ |
| "core/flash_io3_ieb", |
| [ |
| [ "s8iom0_gpiov2_pad", "dm<2>", 1 ], |
| [ "s8iom0_gpiov2_pad", "dm<1>", 1 ], |
| [ "s8iom0_gpiov2_pad", "dm<0>", 1 ], |
| [ "s8iom0_gpiov2_pad", "inp_dis", 1 ], |
| [ "s8iom0_gpiov2_pad", "oe_n", 1 ], |
| [ "striVe_soc", "flash_io3_oeb", 1 ], |
| [ "striVe_soc", "flash_io3_ieb", 1 ] |
| ] |
| ] |
| ], [ |
| [ |
| "(no matching net)", |
| [ |
| [ "", "", 0 ] |
| ] |
| ], |
| [ |
| "(no matching net)", |
| [ |
| [ "", "", 0 ] |
| ] |
| ] |
| ] |
| ] |
| ], |
| "badelements": [ |
| [ |
| [ |
| [ |
| "s8iom0_gpiov2_padirq_pad", |
| [ |
| [ "in_h", 1 ], |
| [ "pad_a_noesd_h", 1 ], |
| [ "pad_a_esd_0_h", 1 ], |
| [ "pad_a_esd_1_h", 1 ], |
| [ "pad", 1 ], |
| [ "dm<2>", 595 ], |
| [ "dm<1>", 595 ], |
| [ "dm<0>", 595 ], |
| [ "hld_h_n", 595 ], |
| [ "in", 2 ], |
| [ "inp_dis", 595 ], |
| [ "ib_mode_sel", 595 ], |
| [ "enable_h", 595 ], |
| [ "enable_vdda_h", 595 ], |
| [ "enable_inp_h", 2 ], |
| [ "oe_n", 595 ], |
| [ "tie_hi_esd", 1 ], |
| [ "tie_lo_esd", 2 ], |
| [ "slow", 595 ], |
| [ "vtrip_sel", 595 ], |
| [ "hld_ovr", 595 ], |
| [ "analog_en", 595 ], |
| [ "analog_sel", 595 ], |
| [ "enable_vddio", 595 ], |
| [ "enable_vswitch_h", 595 ], |
| [ "analog_pol", 595 ], |
| [ "out", 595 ], |
| [ "amuxbus_a", 62 ], |
| [ "amuxbus_b", 62 ], |
| [ "vssa", 387 ], |
| [ "vdda", 387 ], |
| [ "vswitch", 62 ], |
| [ "vddio_q", 62 ], |
| [ "vcchib", 62 ], |
| [ "vddio", 387 ], |
| [ "vccd", 387 ], |
| [ "vssio", 387 ], |
| [ "vssd", 387 ], |
| [ "vssio_q", 62 ] |
| ] |
| ], |
| [ |
| "s8iom0_gpiov2_padSCK_pad", |
| [ |
| [ "in_h", 1 ], |
| [ "pad_a_noesd_h", 1 ], |
| [ "pad_a_esd_0_h", 1 ], |
| [ "pad_a_esd_1_h", 1 ], |
| [ "pad", 1 ], |
| [ "dm<2>", 595 ], |
| [ "dm<1>", 595 ], |
| [ "dm<0>", 595 ], |
| [ "hld_h_n", 595 ], |
| [ "in", 3 ], |
| [ "inp_dis", 595 ], |
| [ "ib_mode_sel", 595 ], |
| [ "enable_h", 595 ], |
| [ "enable_vdda_h", 595 ], |
| [ "enable_inp_h", 2 ], |
| [ "oe_n", 595 ], |
| [ "tie_hi_esd", 1 ], |
| [ "tie_lo_esd", 2 ], |
| [ "slow", 595 ], |
| [ "vtrip_sel", 595 ], |
| [ "hld_ovr", 595 ], |
| [ "analog_en", 595 ], |
| [ "analog_sel", 595 ], |
| [ "enable_vddio", 595 ], |
| [ "enable_vswitch_h", 595 ], |
| [ "analog_pol", 595 ], |
| [ "out", 595 ], |
| [ "amuxbus_a", 62 ], |
| [ "amuxbus_b", 62 ], |
| [ "vssa", 387 ], |
| [ "vdda", 387 ], |
| [ "vswitch", 62 ], |
| [ "vddio_q", 62 ], |
| [ "vcchib", 62 ], |
| [ "vddio", 387 ], |
| [ "vccd", 387 ], |
| [ "vssio", 387 ], |
| [ "vssd", 387 ], |
| [ "vssio_q", 62 ] |
| ] |
| ], |
| [ |
| "s8iom0_gpiov2_padflash_io1_pad", |
| [ |
| [ "in_h", 1 ], |
| [ "pad_a_noesd_h", 1 ], |
| [ "pad_a_esd_0_h", 1 ], |
| [ "pad_a_esd_1_h", 1 ], |
| [ "pad", 1 ], |
| [ "dm<2>", 4 ], |
| [ "dm<1>", 4 ], |
| [ "dm<0>", 3 ], |
| [ "hld_h_n", 595 ], |
| [ "in", 2 ], |
| [ "inp_dis", 4 ], |
| [ "ib_mode_sel", 595 ], |
| [ "enable_h", 595 ], |
| [ "enable_vdda_h", 595 ], |
| [ "enable_inp_h", 2 ], |
| [ "oe_n", 3 ], |
| [ "tie_hi_esd", 1 ], |
| [ "tie_lo_esd", 2 ], |
| [ "slow", 595 ], |
| [ "vtrip_sel", 595 ], |
| [ "hld_ovr", 595 ], |
| [ "analog_en", 595 ], |
| [ "analog_sel", 595 ], |
| [ "enable_vddio", 595 ], |
| [ "enable_vswitch_h", 595 ], |
| [ "analog_pol", 595 ], |
| [ "out", 2 ], |
| [ "amuxbus_a", 62 ], |
| [ "amuxbus_b", 62 ], |
| [ "vssa", 387 ], |
| [ "vdda", 387 ], |
| [ "vswitch", 62 ], |
| [ "vddio_q", 62 ], |
| [ "vcchib", 62 ], |
| [ "vddio", 387 ], |
| [ "vccd", 387 ], |
| [ "vssio", 387 ], |
| [ "vssd", 387 ], |
| [ "vssio_q", 62 ] |
| ] |
| ], |
| [ |
| "s8iom0_gpiov2_padflash_io2_pad", |
| [ |
| [ "in_h", 1 ], |
| [ "pad_a_noesd_h", 1 ], |
| [ "pad_a_esd_0_h", 1 ], |
| [ "pad_a_esd_1_h", 1 ], |
| [ "pad", 1 ], |
| [ "dm<2>", 595 ], |
| [ "dm<1>", 595 ], |
| [ "dm<0>", 3 ], |
| [ "hld_h_n", 595 ], |
| [ "in", 2 ], |
| [ "inp_dis", 595 ], |
| [ "ib_mode_sel", 595 ], |
| [ "enable_h", 595 ], |
| [ "enable_vdda_h", 595 ], |
| [ "enable_inp_h", 2 ], |
| [ "oe_n", 3 ], |
| [ "tie_hi_esd", 1 ], |
| [ "tie_lo_esd", 2 ], |
| [ "slow", 595 ], |
| [ "vtrip_sel", 595 ], |
| [ "hld_ovr", 595 ], |
| [ "analog_en", 595 ], |
| [ "analog_sel", 595 ], |
| [ "enable_vddio", 595 ], |
| [ "enable_vswitch_h", 595 ], |
| [ "analog_pol", 595 ], |
| [ "out", 2 ], |
| [ "amuxbus_a", 62 ], |
| [ "amuxbus_b", 62 ], |
| [ "vssa", 387 ], |
| [ "vdda", 387 ], |
| [ "vswitch", 62 ], |
| [ "vddio_q", 62 ], |
| [ "vcchib", 62 ], |
| [ "vddio", 387 ], |
| [ "vccd", 387 ], |
| [ "vssio", 387 ], |
| [ "vssd", 387 ], |
| [ "vssio_q", 62 ] |
| ] |
| ], |
| [ |
| "s8iom0_gpiov2_padxo_pad", |
| [ |
| [ "in_h", 1 ], |
| [ "pad_a_noesd_h", 1 ], |
| [ "pad_a_esd_0_h", 1 ], |
| [ "pad_a_esd_1_h", 1 ], |
| [ "pad", 1 ], |
| [ "dm<2>", 595 ], |
| [ "dm<1>", 595 ], |
| [ "dm<0>", 595 ], |
| [ "hld_h_n", 595 ], |
| [ "in", 595 ], |
| [ "inp_dis", 595 ], |
| [ "ib_mode_sel", 595 ], |
| [ "enable_h", 595 ], |
| [ "enable_vdda_h", 595 ], |
| [ "enable_inp_h", 2 ], |
| [ "oe_n", 595 ], |
| [ "tie_hi_esd", 1 ], |
| [ "tie_lo_esd", 2 ], |
| [ "slow", 595 ], |
| [ "vtrip_sel", 595 ], |
| [ "hld_ovr", 595 ], |
| [ "analog_en", 595 ], |
| [ "analog_sel", 595 ], |
| [ "enable_vddio", 595 ], |
| [ "enable_vswitch_h", 595 ], |
| [ "analog_pol", 595 ], |
| [ "out", 2 ], |
| [ "amuxbus_a", 62 ], |
| [ "amuxbus_b", 62 ], |
| [ "vssa", 387 ], |
| [ "vdda", 387 ], |
| [ "vswitch", 62 ], |
| [ "vddio_q", 62 ], |
| [ "vcchib", 62 ], |
| [ "vddio", 387 ], |
| [ "vccd", 387 ], |
| [ "vssio", 387 ], |
| [ "vssd", 387 ], |
| [ "vssio_q", 62 ] |
| ] |
| ], |
| [ |
| "s8iom0_gpiov2_padSDO_pad", |
| [ |
| [ "in_h", 1 ], |
| [ "pad_a_noesd_h", 1 ], |
| [ "pad_a_esd_0_h", 1 ], |
| [ "pad_a_esd_1_h", 1 ], |
| [ "pad", 1 ], |
| [ "dm<2>", 595 ], |
| [ "dm<1>", 595 ], |
| [ "dm<0>", 595 ], |
| [ "hld_h_n", 595 ], |
| [ "in", 1 ], |
| [ "inp_dis", 595 ], |
| [ "ib_mode_sel", 595 ], |
| [ "enable_h", 595 ], |
| [ "enable_vdda_h", 595 ], |
| [ "enable_inp_h", 2 ], |
| [ "oe_n", 2 ], |
| [ "tie_hi_esd", 1 ], |
| [ "tie_lo_esd", 2 ], |
| [ "slow", 595 ], |
| [ "vtrip_sel", 595 ], |
| [ "hld_ovr", 595 ], |
| [ "analog_en", 595 ], |
| [ "analog_sel", 595 ], |
| [ "enable_vddio", 595 ], |
| [ "enable_vswitch_h", 595 ], |
| [ "analog_pol", 595 ], |
| [ "out", 2 ], |
| [ "amuxbus_a", 62 ], |
| [ "amuxbus_b", 62 ], |
| [ "vssa", 387 ], |
| [ "vdda", 387 ], |
| [ "vswitch", 62 ], |
| [ "vddio_q", 62 ], |
| [ "vcchib", 62 ], |
| [ "vddio", 387 ], |
| [ "vccd", 387 ], |
| [ "vssio", 387 ], |
| [ "vssd", 387 ], |
| [ "vssio_q", 62 ] |
| ] |
| ], |
| [ |
| "s8iom0_gpiov2_padxi_pad", |
| [ |
| [ "in_h", 1 ], |
| [ "pad_a_noesd_h", 1 ], |
| [ "pad_a_esd_0_h", 1 ], |
| [ "pad_a_esd_1_h", 1 ], |
| [ "pad", 1 ], |
| [ "dm<2>", 595 ], |
| [ "dm<1>", 595 ], |
| [ "dm<0>", 595 ], |
| [ "hld_h_n", 595 ], |
| [ "in", 2 ], |
| [ "inp_dis", 595 ], |
| [ "ib_mode_sel", 595 ], |
| [ "enable_h", 595 ], |
| [ "enable_vdda_h", 595 ], |
| [ "enable_inp_h", 2 ], |
| [ "oe_n", 595 ], |
| [ "tie_hi_esd", 1 ], |
| [ "tie_lo_esd", 2 ], |
| [ "slow", 595 ], |
| [ "vtrip_sel", 595 ], |
| [ "hld_ovr", 595 ], |
| [ "analog_en", 595 ], |
| [ "analog_sel", 595 ], |
| [ "enable_vddio", 595 ], |
| [ "enable_vswitch_h", 595 ], |
| [ "analog_pol", 595 ], |
| [ "out", 1 ], |
| [ "amuxbus_a", 62 ], |
| [ "amuxbus_b", 62 ], |
| [ "vssa", 387 ], |
| [ "vdda", 387 ], |
| [ "vswitch", 62 ], |
| [ "vddio_q", 62 ], |
| [ "vcchib", 62 ], |
| [ "vddio", 387 ], |
| [ "vccd", 387 ], |
| [ "vssio", 387 ], |
| [ "vssd", 387 ], |
| [ "vssio_q", 62 ] |
| ] |
| ], |
| [ |
| "s8iom0_gpiov2_padCSB_pad", |
| [ |
| [ "in_h", 1 ], |
| [ "pad_a_noesd_h", 1 ], |
| [ "pad_a_esd_0_h", 1 ], |
| [ "pad_a_esd_1_h", 1 ], |
| [ "pad", 1 ], |
| [ "dm<2>", 595 ], |
| [ "dm<1>", 595 ], |
| [ "dm<0>", 595 ], |
| [ "hld_h_n", 595 ], |
| [ "in", 2 ], |
| [ "inp_dis", 595 ], |
| [ "ib_mode_sel", 595 ], |
| [ "enable_h", 595 ], |
| [ "enable_vdda_h", 595 ], |
| [ "enable_inp_h", 2 ], |
| [ "oe_n", 595 ], |
| [ "tie_hi_esd", 1 ], |
| [ "tie_lo_esd", 2 ], |
| [ "slow", 595 ], |
| [ "vtrip_sel", 595 ], |
| [ "hld_ovr", 595 ], |
| [ "analog_en", 595 ], |
| [ "analog_sel", 595 ], |
| [ "enable_vddio", 595 ], |
| [ "enable_vswitch_h", 595 ], |
| [ "analog_pol", 595 ], |
| [ "out", 595 ], |
| [ "amuxbus_a", 62 ], |
| [ "amuxbus_b", 62 ], |
| [ "vssa", 387 ], |
| [ "vdda", 387 ], |
| [ "vswitch", 62 ], |
| [ "vddio_q", 62 ], |
| [ "vcchib", 62 ], |
| [ "vddio", 387 ], |
| [ "vccd", 387 ], |
| [ "vssio", 387 ], |
| [ "vssd", 387 ], |
| [ "vssio_q", 62 ] |
| ] |
| ], |
| [ |
| "s8iom0_gpiov2_padxclk_pad", |
| [ |
| [ "in_h", 1 ], |
| [ "pad_a_noesd_h", 1 ], |
| [ "pad_a_esd_0_h", 1 ], |
| [ "pad_a_esd_1_h", 1 ], |
| [ "pad", 1 ], |
| [ "dm<2>", 595 ], |
| [ "dm<1>", 595 ], |
| [ "dm<0>", 595 ], |
| [ "hld_h_n", 595 ], |
| [ "in", 1 ], |
| [ "inp_dis", 595 ], |
| [ "ib_mode_sel", 595 ], |
| [ "enable_h", 595 ], |
| [ "enable_vdda_h", 595 ], |
| [ "enable_inp_h", 2 ], |
| [ "oe_n", 595 ], |
| [ "tie_hi_esd", 1 ], |
| [ "tie_lo_esd", 2 ], |
| [ "slow", 595 ], |
| [ "vtrip_sel", 595 ], |
| [ "hld_ovr", 595 ], |
| [ "analog_en", 595 ], |
| [ "analog_sel", 595 ], |
| [ "enable_vddio", 595 ], |
| [ "enable_vswitch_h", 595 ], |
| [ "analog_pol", 595 ], |
| [ "out", 595 ], |
| [ "amuxbus_a", 62 ], |
| [ "amuxbus_b", 62 ], |
| [ "vssa", 387 ], |
| [ "vdda", 387 ], |
| [ "vswitch", 62 ], |
| [ "vddio_q", 62 ], |
| [ "vcchib", 62 ], |
| [ "vddio", 387 ], |
| [ "vccd", 387 ], |
| [ "vssio", 387 ], |
| [ "vssd", 387 ], |
| [ "vssio_q", 62 ] |
| ] |
| ], |
| [ |
| "(no matching instance)", |
| [ |
| [ "", 0 ] |
| ] |
| ], |
| [ |
| "(no matching instance)", |
| [ |
| [ "", 0 ] |
| ] |
| ] |
| ], [ |
| [ |
| "flash_io3_pad", |
| [ |
| [ "in_h", 1 ], |
| [ "pad_a_noesd_h", 1 ], |
| [ "pad_a_esd_0_h", 1 ], |
| [ "pad_a_esd_1_h", 1 ], |
| [ "pad", 1 ], |
| [ "dm[2]", 4 ], |
| [ "dm[1]", 4 ], |
| [ "dm[0]", 3 ], |
| [ "hld_h_n", 287 ], |
| [ "in", 2 ], |
| [ "inp_dis", 4 ], |
| [ "ib_mode_sel", 606 ], |
| [ "enable_h", 79 ], |
| [ "enable_vdda_h", 79 ], |
| [ "enable_inp_h", 2 ], |
| [ "oe_n", 3 ], |
| [ "tie_hi_esd", 1 ], |
| [ "tie_lo_esd", 2 ], |
| [ "slow", 606 ], |
| [ "vtrip_sel", 606 ], |
| [ "hld_ovr", 606 ], |
| [ "analog_en", 606 ], |
| [ "analog_sel", 606 ], |
| [ "enable_vddio", 219 ], |
| [ "enable_vswitch_h", 606 ], |
| [ "analog_pol", 606 ], |
| [ "out", 2 ], |
| [ "amuxbus_a", 62 ], |
| [ "amuxbus_b", 62 ], |
| [ "vssa", 606 ], |
| [ "vdda", 287 ], |
| [ "vswitch", 287 ], |
| [ "vddio_q", 287 ], |
| [ "vcchib", 219 ], |
| [ "vddio", 287 ], |
| [ "vccd", 219 ], |
| [ "vssio", 606 ], |
| [ "vssd", 606 ], |
| [ "vssio_q", 606 ] |
| ] |
| ], |
| [ |
| "flash_io2_pad", |
| [ |
| [ "in_h", 1 ], |
| [ "pad_a_noesd_h", 1 ], |
| [ "pad_a_esd_0_h", 1 ], |
| [ "pad_a_esd_1_h", 1 ], |
| [ "pad", 1 ], |
| [ "dm[2]", 4 ], |
| [ "dm[1]", 4 ], |
| [ "dm[0]", 3 ], |
| [ "hld_h_n", 287 ], |
| [ "in", 2 ], |
| [ "inp_dis", 4 ], |
| [ "ib_mode_sel", 606 ], |
| [ "enable_h", 79 ], |
| [ "enable_vdda_h", 79 ], |
| [ "enable_inp_h", 2 ], |
| [ "oe_n", 3 ], |
| [ "tie_hi_esd", 1 ], |
| [ "tie_lo_esd", 2 ], |
| [ "slow", 606 ], |
| [ "vtrip_sel", 606 ], |
| [ "hld_ovr", 606 ], |
| [ "analog_en", 606 ], |
| [ "analog_sel", 606 ], |
| [ "enable_vddio", 219 ], |
| [ "enable_vswitch_h", 606 ], |
| [ "analog_pol", 606 ], |
| [ "out", 2 ], |
| [ "amuxbus_a", 62 ], |
| [ "amuxbus_b", 62 ], |
| [ "vssa", 606 ], |
| [ "vdda", 287 ], |
| [ "vswitch", 287 ], |
| [ "vddio_q", 287 ], |
| [ "vcchib", 219 ], |
| [ "vddio", 287 ], |
| [ "vccd", 219 ], |
| [ "vssio", 606 ], |
| [ "vssd", 606 ], |
| [ "vssio_q", 606 ] |
| ] |
| ], |
| [ |
| "flash_io1_pad", |
| [ |
| [ "in_h", 1 ], |
| [ "pad_a_noesd_h", 1 ], |
| [ "pad_a_esd_0_h", 1 ], |
| [ "pad_a_esd_1_h", 1 ], |
| [ "pad", 1 ], |
| [ "dm[2]", 4 ], |
| [ "dm[1]", 4 ], |
| [ "dm[0]", 3 ], |
| [ "hld_h_n", 287 ], |
| [ "in", 2 ], |
| [ "inp_dis", 4 ], |
| [ "ib_mode_sel", 606 ], |
| [ "enable_h", 79 ], |
| [ "enable_vdda_h", 79 ], |
| [ "enable_inp_h", 2 ], |
| [ "oe_n", 3 ], |
| [ "tie_hi_esd", 1 ], |
| [ "tie_lo_esd", 2 ], |
| [ "slow", 606 ], |
| [ "vtrip_sel", 606 ], |
| [ "hld_ovr", 606 ], |
| [ "analog_en", 606 ], |
| [ "analog_sel", 606 ], |
| [ "enable_vddio", 219 ], |
| [ "enable_vswitch_h", 606 ], |
| [ "analog_pol", 606 ], |
| [ "out", 2 ], |
| [ "amuxbus_a", 62 ], |
| [ "amuxbus_b", 62 ], |
| [ "vssa", 606 ], |
| [ "vdda", 287 ], |
| [ "vswitch", 287 ], |
| [ "vddio_q", 287 ], |
| [ "vcchib", 219 ], |
| [ "vddio", 287 ], |
| [ "vccd", 219 ], |
| [ "vssio", 606 ], |
| [ "vssd", 606 ], |
| [ "vssio_q", 606 ] |
| ] |
| ], |
| [ |
| "flash_io0_pad", |
| [ |
| [ "in_h", 1 ], |
| [ "pad_a_noesd_h", 1 ], |
| [ "pad_a_esd_0_h", 1 ], |
| [ "pad_a_esd_1_h", 1 ], |
| [ "pad", 1 ], |
| [ "dm[2]", 4 ], |
| [ "dm[1]", 4 ], |
| [ "dm[0]", 3 ], |
| [ "hld_h_n", 287 ], |
| [ "in", 2 ], |
| [ "inp_dis", 4 ], |
| [ "ib_mode_sel", 606 ], |
| [ "enable_h", 79 ], |
| [ "enable_vdda_h", 79 ], |
| [ "enable_inp_h", 2 ], |
| [ "oe_n", 3 ], |
| [ "tie_hi_esd", 1 ], |
| [ "tie_lo_esd", 2 ], |
| [ "slow", 606 ], |
| [ "vtrip_sel", 606 ], |
| [ "hld_ovr", 606 ], |
| [ "analog_en", 606 ], |
| [ "analog_sel", 606 ], |
| [ "enable_vddio", 219 ], |
| [ "enable_vswitch_h", 606 ], |
| [ "analog_pol", 606 ], |
| [ "out", 2 ], |
| [ "amuxbus_a", 62 ], |
| [ "amuxbus_b", 62 ], |
| [ "vssa", 606 ], |
| [ "vdda", 287 ], |
| [ "vswitch", 287 ], |
| [ "vddio_q", 287 ], |
| [ "vcchib", 219 ], |
| [ "vddio", 287 ], |
| [ "vccd", 219 ], |
| [ "vssio", 606 ], |
| [ "vssd", 606 ], |
| [ "vssio_q", 606 ] |
| ] |
| ], |
| [ |
| "xclk_pad", |
| [ |
| [ "in_h", 1 ], |
| [ "pad_a_noesd_h", 1 ], |
| [ "pad_a_esd_0_h", 1 ], |
| [ "pad_a_esd_1_h", 1 ], |
| [ "pad", 1 ], |
| [ "dm[2]", 606 ], |
| [ "dm[1]", 606 ], |
| [ "dm[0]", 219 ], |
| [ "hld_h_n", 287 ], |
| [ "in", 3 ], |
| [ "inp_dis", 9 ], |
| [ "ib_mode_sel", 606 ], |
| [ "enable_h", 79 ], |
| [ "enable_vdda_h", 79 ], |
| [ "enable_inp_h", 2 ], |
| [ "oe_n", 219 ], |
| [ "tie_hi_esd", 1 ], |
| [ "tie_lo_esd", 2 ], |
| [ "slow", 606 ], |
| [ "vtrip_sel", 606 ], |
| [ "hld_ovr", 606 ], |
| [ "analog_en", 606 ], |
| [ "analog_sel", 606 ], |
| [ "enable_vddio", 219 ], |
| [ "enable_vswitch_h", 606 ], |
| [ "analog_pol", 606 ], |
| [ "out", 606 ], |
| [ "amuxbus_a", 62 ], |
| [ "amuxbus_b", 62 ], |
| [ "vssa", 606 ], |
| [ "vdda", 287 ], |
| [ "vswitch", 287 ], |
| [ "vddio_q", 287 ], |
| [ "vcchib", 219 ], |
| [ "vddio", 287 ], |
| [ "vccd", 219 ], |
| [ "vssio", 606 ], |
| [ "vssd", 606 ], |
| [ "vssio_q", 606 ] |
| ] |
| ], |
| [ |
| "SCK_pad", |
| [ |
| [ "in_h", 1 ], |
| [ "pad_a_noesd_h", 1 ], |
| [ "pad_a_esd_0_h", 1 ], |
| [ "pad_a_esd_1_h", 1 ], |
| [ "pad", 1 ], |
| [ "dm[2]", 606 ], |
| [ "dm[1]", 606 ], |
| [ "dm[0]", 219 ], |
| [ "hld_h_n", 287 ], |
| [ "in", 3 ], |
| [ "inp_dis", 9 ], |
| [ "ib_mode_sel", 606 ], |
| [ "enable_h", 79 ], |
| [ "enable_vdda_h", 79 ], |
| [ "enable_inp_h", 2 ], |
| [ "oe_n", 219 ], |
| [ "tie_hi_esd", 1 ], |
| [ "tie_lo_esd", 2 ], |
| [ "slow", 606 ], |
| [ "vtrip_sel", 606 ], |
| [ "hld_ovr", 606 ], |
| [ "analog_en", 606 ], |
| [ "analog_sel", 606 ], |
| [ "enable_vddio", 219 ], |
| [ "enable_vswitch_h", 606 ], |
| [ "analog_pol", 606 ], |
| [ "out", 606 ], |
| [ "amuxbus_a", 62 ], |
| [ "amuxbus_b", 62 ], |
| [ "vssa", 606 ], |
| [ "vdda", 287 ], |
| [ "vswitch", 287 ], |
| [ "vddio_q", 287 ], |
| [ "vcchib", 219 ], |
| [ "vddio", 287 ], |
| [ "vccd", 219 ], |
| [ "vssio", 606 ], |
| [ "vssd", 606 ], |
| [ "vssio_q", 606 ] |
| ] |
| ], |
| [ |
| "CSB_pad", |
| [ |
| [ "in_h", 1 ], |
| [ "pad_a_noesd_h", 1 ], |
| [ "pad_a_esd_0_h", 1 ], |
| [ "pad_a_esd_1_h", 1 ], |
| [ "pad", 1 ], |
| [ "dm[2]", 606 ], |
| [ "dm[1]", 606 ], |
| [ "dm[0]", 219 ], |
| [ "hld_h_n", 287 ], |
| [ "in", 2 ], |
| [ "inp_dis", 9 ], |
| [ "ib_mode_sel", 606 ], |
| [ "enable_h", 79 ], |
| [ "enable_vdda_h", 79 ], |
| [ "enable_inp_h", 2 ], |
| [ "oe_n", 219 ], |
| [ "tie_hi_esd", 1 ], |
| [ "tie_lo_esd", 2 ], |
| [ "slow", 606 ], |
| [ "vtrip_sel", 606 ], |
| [ "hld_ovr", 606 ], |
| [ "analog_en", 606 ], |
| [ "analog_sel", 606 ], |
| [ "enable_vddio", 219 ], |
| [ "enable_vswitch_h", 606 ], |
| [ "analog_pol", 606 ], |
| [ "out", 606 ], |
| [ "amuxbus_a", 62 ], |
| [ "amuxbus_b", 62 ], |
| [ "vssa", 606 ], |
| [ "vdda", 287 ], |
| [ "vswitch", 287 ], |
| [ "vddio_q", 287 ], |
| [ "vcchib", 219 ], |
| [ "vddio", 287 ], |
| [ "vccd", 219 ], |
| [ "vssio", 606 ], |
| [ "vssd", 606 ], |
| [ "vssio_q", 606 ] |
| ] |
| ], |
| [ |
| "SDO_pad", |
| [ |
| [ "in_h", 1 ], |
| [ "pad_a_noesd_h", 1 ], |
| [ "pad_a_esd_0_h", 1 ], |
| [ "pad_a_esd_1_h", 1 ], |
| [ "pad", 1 ], |
| [ "dm[2]", 219 ], |
| [ "dm[1]", 219 ], |
| [ "dm[0]", 606 ], |
| [ "hld_h_n", 287 ], |
| [ "in", 1 ], |
| [ "inp_dis", 219 ], |
| [ "ib_mode_sel", 606 ], |
| [ "enable_h", 79 ], |
| [ "enable_vdda_h", 79 ], |
| [ "enable_inp_h", 2 ], |
| [ "oe_n", 1 ], |
| [ "tie_hi_esd", 1 ], |
| [ "tie_lo_esd", 2 ], |
| [ "slow", 606 ], |
| [ "vtrip_sel", 606 ], |
| [ "hld_ovr", 606 ], |
| [ "analog_en", 606 ], |
| [ "analog_sel", 606 ], |
| [ "enable_vddio", 219 ], |
| [ "enable_vswitch_h", 606 ], |
| [ "analog_pol", 606 ], |
| [ "out", 2 ], |
| [ "amuxbus_a", 62 ], |
| [ "amuxbus_b", 62 ], |
| [ "vssa", 606 ], |
| [ "vdda", 287 ], |
| [ "vswitch", 287 ], |
| [ "vddio_q", 287 ], |
| [ "vcchib", 219 ], |
| [ "vddio", 287 ], |
| [ "vccd", 219 ], |
| [ "vssio", 606 ], |
| [ "vssd", 606 ], |
| [ "vssio_q", 606 ] |
| ] |
| ], |
| [ |
| "irq_pad", |
| [ |
| [ "in_h", 1 ], |
| [ "pad_a_noesd_h", 1 ], |
| [ "pad_a_esd_0_h", 1 ], |
| [ "pad_a_esd_1_h", 1 ], |
| [ "pad", 1 ], |
| [ "dm[2]", 606 ], |
| [ "dm[1]", 606 ], |
| [ "dm[0]", 219 ], |
| [ "hld_h_n", 287 ], |
| [ "in", 2 ], |
| [ "inp_dis", 9 ], |
| [ "ib_mode_sel", 606 ], |
| [ "enable_h", 79 ], |
| [ "enable_vdda_h", 79 ], |
| [ "enable_inp_h", 2 ], |
| [ "oe_n", 219 ], |
| [ "tie_hi_esd", 1 ], |
| [ "tie_lo_esd", 2 ], |
| [ "slow", 606 ], |
| [ "vtrip_sel", 606 ], |
| [ "hld_ovr", 606 ], |
| [ "analog_en", 606 ], |
| [ "analog_sel", 606 ], |
| [ "enable_vddio", 219 ], |
| [ "enable_vswitch_h", 606 ], |
| [ "analog_pol", 606 ], |
| [ "out", 606 ], |
| [ "amuxbus_a", 62 ], |
| [ "amuxbus_b", 62 ], |
| [ "vssa", 606 ], |
| [ "vdda", 287 ], |
| [ "vswitch", 287 ], |
| [ "vddio_q", 287 ], |
| [ "vcchib", 219 ], |
| [ "vddio", 287 ], |
| [ "vccd", 219 ], |
| [ "vssio", 606 ], |
| [ "vssd", 606 ], |
| [ "vssio_q", 606 ] |
| ] |
| ], |
| [ |
| "xo_pad", |
| [ |
| [ "in_h", 1 ], |
| [ "pad_a_noesd_h", 1 ], |
| [ "pad_a_esd_0_h", 1 ], |
| [ "pad_a_esd_1_h", 1 ], |
| [ "pad", 1 ], |
| [ "dm[2]", 219 ], |
| [ "dm[1]", 219 ], |
| [ "dm[0]", 606 ], |
| [ "hld_h_n", 287 ], |
| [ "in", 1 ], |
| [ "inp_dis", 219 ], |
| [ "ib_mode_sel", 606 ], |
| [ "enable_h", 79 ], |
| [ "enable_vdda_h", 79 ], |
| [ "enable_inp_h", 2 ], |
| [ "oe_n", 606 ], |
| [ "tie_hi_esd", 1 ], |
| [ "tie_lo_esd", 2 ], |
| [ "slow", 606 ], |
| [ "vtrip_sel", 606 ], |
| [ "hld_ovr", 606 ], |
| [ "analog_en", 606 ], |
| [ "analog_sel", 606 ], |
| [ "enable_vddio", 219 ], |
| [ "enable_vswitch_h", 606 ], |
| [ "analog_pol", 606 ], |
| [ "out", 1 ], |
| [ "amuxbus_a", 62 ], |
| [ "amuxbus_b", 62 ], |
| [ "vssa", 606 ], |
| [ "vdda", 287 ], |
| [ "vswitch", 287 ], |
| [ "vddio_q", 287 ], |
| [ "vcchib", 219 ], |
| [ "vddio", 287 ], |
| [ "vccd", 219 ], |
| [ "vssio", 606 ], |
| [ "vssd", 606 ], |
| [ "vssio_q", 606 ] |
| ] |
| ], |
| [ |
| "xi_pad", |
| [ |
| [ "in_h", 1 ], |
| [ "pad_a_noesd_h", 1 ], |
| [ "pad_a_esd_0_h", 1 ], |
| [ "pad_a_esd_1_h", 1 ], |
| [ "pad", 1 ], |
| [ "dm[2]", 606 ], |
| [ "dm[1]", 606 ], |
| [ "dm[0]", 219 ], |
| [ "hld_h_n", 287 ], |
| [ "in", 1 ], |
| [ "inp_dis", 9 ], |
| [ "ib_mode_sel", 606 ], |
| [ "enable_h", 79 ], |
| [ "enable_vdda_h", 79 ], |
| [ "enable_inp_h", 2 ], |
| [ "oe_n", 219 ], |
| [ "tie_hi_esd", 1 ], |
| [ "tie_lo_esd", 2 ], |
| [ "slow", 606 ], |
| [ "vtrip_sel", 606 ], |
| [ "hld_ovr", 606 ], |
| [ "analog_en", 606 ], |
| [ "analog_sel", 606 ], |
| [ "enable_vddio", 219 ], |
| [ "enable_vswitch_h", 606 ], |
| [ "analog_pol", 606 ], |
| [ "out", 1 ], |
| [ "amuxbus_a", 62 ], |
| [ "amuxbus_b", 62 ], |
| [ "vssa", 606 ], |
| [ "vdda", 287 ], |
| [ "vswitch", 287 ], |
| [ "vddio_q", 287 ], |
| [ "vcchib", 219 ], |
| [ "vddio", 287 ], |
| [ "vccd", 219 ], |
| [ "vssio", 606 ], |
| [ "vssd", 606 ], |
| [ "vssio_q", 606 ] |
| ] |
| ] |
| ] |
| ], |
| [ |
| [ |
| [ |
| "s8iom0_gpiov2_padflash_io3_pad", |
| [ |
| [ "in_h", 1 ], |
| [ "pad_a_noesd_h", 1 ], |
| [ "pad_a_esd_0_h", 1 ], |
| [ "pad_a_esd_1_h", 1 ], |
| [ "pad", 1 ], |
| [ "dm<2>", 7 ], |
| [ "dm<1>", 7 ], |
| [ "dm<0>", 7 ], |
| [ "hld_h_n", 595 ], |
| [ "in", 595 ], |
| [ "inp_dis", 7 ], |
| [ "ib_mode_sel", 595 ], |
| [ "enable_h", 595 ], |
| [ "enable_vdda_h", 595 ], |
| [ "enable_inp_h", 2 ], |
| [ "oe_n", 7 ], |
| [ "tie_hi_esd", 1 ], |
| [ "tie_lo_esd", 2 ], |
| [ "slow", 595 ], |
| [ "vtrip_sel", 595 ], |
| [ "hld_ovr", 595 ], |
| [ "analog_en", 595 ], |
| [ "analog_sel", 595 ], |
| [ "enable_vddio", 595 ], |
| [ "enable_vswitch_h", 595 ], |
| [ "analog_pol", 595 ], |
| [ "out", 2 ], |
| [ "amuxbus_a", 62 ], |
| [ "amuxbus_b", 62 ], |
| [ "vssa", 387 ], |
| [ "vdda", 387 ], |
| [ "vswitch", 62 ], |
| [ "vddio_q", 62 ], |
| [ "vcchib", 62 ], |
| [ "vddio", 387 ], |
| [ "vccd", 387 ], |
| [ "vssio", 387 ], |
| [ "vssd", 387 ], |
| [ "vssio_q", 62 ] |
| ] |
| ], |
| [ |
| "s8iom0_gpiov2_padflash_io0_pad", |
| [ |
| [ "in_h", 1 ], |
| [ "pad_a_noesd_h", 1 ], |
| [ "pad_a_esd_0_h", 1 ], |
| [ "pad_a_esd_1_h", 1 ], |
| [ "pad", 1 ], |
| [ "dm<2>", 7 ], |
| [ "dm<1>", 7 ], |
| [ "dm<0>", 7 ], |
| [ "hld_h_n", 595 ], |
| [ "in", 2 ], |
| [ "inp_dis", 7 ], |
| [ "ib_mode_sel", 595 ], |
| [ "enable_h", 595 ], |
| [ "enable_vdda_h", 595 ], |
| [ "enable_inp_h", 2 ], |
| [ "oe_n", 7 ], |
| [ "tie_hi_esd", 1 ], |
| [ "tie_lo_esd", 2 ], |
| [ "slow", 595 ], |
| [ "vtrip_sel", 595 ], |
| [ "hld_ovr", 595 ], |
| [ "analog_en", 595 ], |
| [ "analog_sel", 595 ], |
| [ "enable_vddio", 595 ], |
| [ "enable_vswitch_h", 595 ], |
| [ "analog_pol", 595 ], |
| [ "out", 2 ], |
| [ "amuxbus_a", 62 ], |
| [ "amuxbus_b", 62 ], |
| [ "vssa", 387 ], |
| [ "vdda", 387 ], |
| [ "vswitch", 62 ], |
| [ "vddio_q", 62 ], |
| [ "vcchib", 62 ], |
| [ "vddio", 387 ], |
| [ "vccd", 387 ], |
| [ "vssio", 387 ], |
| [ "vssd", 387 ], |
| [ "vssio_q", 62 ] |
| ] |
| ] |
| ], [ |
| [ |
| "(no matching instance)", |
| [ |
| [ "", 0 ] |
| ] |
| ], |
| [ |
| "(no matching instance)", |
| [ |
| [ "", 0 ] |
| ] |
| ] |
| ] |
| ] |
| ] |
| } |
| ] |
