| [ | |
| { | |
| "pins": [ | |
| [ | |
| "A", | |
| "X" | |
| ], [ | |
| "A", | |
| "X" | |
| ] | |
| ] | |
| }, | |
| { | |
| "pins": [ | |
| [ | |
| "A", | |
| "Y" | |
| ], [ | |
| "A", | |
| "Y" | |
| ] | |
| ] | |
| }, | |
| { | |
| "pins": [ | |
| [ | |
| "B", | |
| "A", | |
| "X" | |
| ], [ | |
| "B", | |
| "A", | |
| "X" | |
| ] | |
| ] | |
| }, | |
| { | |
| "pins": [ | |
| [ | |
| "A", | |
| "X" | |
| ], [ | |
| "A", | |
| "X" | |
| ] | |
| ] | |
| }, | |
| { | |
| "pins": [ | |
| [ | |
| "CLK", | |
| "D", | |
| "RESETB", | |
| "Q" | |
| ], [ | |
| "CLK", | |
| "D", | |
| "RESETB", | |
| "Q" | |
| ] | |
| ] | |
| }, | |
| { | |
| "pins": [ | |
| [ | |
| "CLK", | |
| "SETB", | |
| "D", | |
| "Q" | |
| ], [ | |
| "CLK", | |
| "SETB", | |
| "D", | |
| "Q" | |
| ] | |
| ] | |
| }, | |
| { | |
| "pins": [ | |
| [ | |
| "X", | |
| "C", | |
| "B", | |
| "A" | |
| ], [ | |
| "X", | |
| "C", | |
| "B", | |
| "A" | |
| ] | |
| ] | |
| }, | |
| { | |
| "pins": [ | |
| [ | |
| "A1", | |
| "B2", | |
| "B1", | |
| "A2", | |
| "X", | |
| "A3" | |
| ], [ | |
| "A1", | |
| "B2", | |
| "B1", | |
| "A2", | |
| "X", | |
| "A3" | |
| ] | |
| ] | |
| }, | |
| { | |
| "pins": [ | |
| [ | |
| "A", | |
| "B", | |
| "X" | |
| ], [ | |
| "A", | |
| "B", | |
| "X" | |
| ] | |
| ] | |
| }, | |
| { | |
| "pins": [ | |
| [ | |
| "A2", | |
| "A1", | |
| "X", | |
| "B1", | |
| "B2" | |
| ], [ | |
| "A2", | |
| "A1", | |
| "X", | |
| "B1", | |
| "B2" | |
| ] | |
| ] | |
| }, | |
| { | |
| "pins": [ | |
| [ | |
| "A1", | |
| "A2", | |
| "X", | |
| "B1", | |
| "C1" | |
| ], [ | |
| "A1", | |
| "A2", | |
| "X", | |
| "B1", | |
| "C1" | |
| ] | |
| ] | |
| }, | |
| { | |
| "pins": [ | |
| [ | |
| "X", | |
| "B1", | |
| "A2", | |
| "A1" | |
| ], [ | |
| "X", | |
| "B1", | |
| "A2", | |
| "A1" | |
| ] | |
| ] | |
| }, | |
| { | |
| "pins": [ | |
| [ | |
| "X", | |
| "A1", | |
| "A2", | |
| "B1N" | |
| ], [ | |
| "X", | |
| "A1", | |
| "A2", | |
| "B1N" | |
| ] | |
| ] | |
| }, | |
| { | |
| "pins": [ | |
| [ | |
| "Y", | |
| "A1", | |
| "A2", | |
| "B1" | |
| ], [ | |
| "Y", | |
| "A1", | |
| "A2", | |
| "B1" | |
| ] | |
| ] | |
| }, | |
| { | |
| "pins": [ | |
| [ | |
| "B2", | |
| "B1", | |
| "A2", | |
| "Y", | |
| "A1" | |
| ], [ | |
| "B2", | |
| "B1", | |
| "A2", | |
| "Y", | |
| "A1" | |
| ] | |
| ] | |
| }, | |
| { | |
| "pins": [ | |
| [ | |
| "B", | |
| "A", | |
| "Y" | |
| ], [ | |
| "B", | |
| "A", | |
| "Y" | |
| ] | |
| ] | |
| }, | |
| { | |
| "pins": [ | |
| [ | |
| "B1", | |
| "X", | |
| "A1", | |
| "A2" | |
| ], [ | |
| "B1", | |
| "X", | |
| "A1", | |
| "A2" | |
| ] | |
| ] | |
| }, | |
| { | |
| "pins": [ | |
| [ | |
| "B2", | |
| "Y", | |
| "B1", | |
| "A1", | |
| "A2", | |
| "A3" | |
| ], [ | |
| "B2", | |
| "Y", | |
| "B1", | |
| "A1", | |
| "A2", | |
| "A3" | |
| ] | |
| ] | |
| }, | |
| { | |
| "pins": [ | |
| [ | |
| "HI", | |
| "LO" | |
| ], [ | |
| "HI", | |
| "LO" | |
| ] | |
| ] | |
| }, | |
| { | |
| "pins": [ | |
| [ | |
| "B1", | |
| "A3", | |
| "A2", | |
| "A1", | |
| "B2", | |
| "X" | |
| ], [ | |
| "B1", | |
| "A3", | |
| "A2", | |
| "A1", | |
| "B2", | |
| "X" | |
| ] | |
| ] | |
| }, | |
| { | |
| "pins": [ | |
| [ | |
| "A", | |
| "X" | |
| ], [ | |
| "A", | |
| "X" | |
| ] | |
| ] | |
| }, | |
| { | |
| "pins": [ | |
| [ | |
| "A", | |
| "X" | |
| ], [ | |
| "A", | |
| "X" | |
| ] | |
| ] | |
| }, | |
| { | |
| "pins": [ | |
| [ | |
| "C", | |
| "B", | |
| "X", | |
| "A" | |
| ], [ | |
| "C", | |
| "B", | |
| "X", | |
| "A" | |
| ] | |
| ] | |
| }, | |
| { | |
| "pins": [ | |
| [ | |
| "B", | |
| "A", | |
| "Y" | |
| ], [ | |
| "B", | |
| "A", | |
| "Y" | |
| ] | |
| ] | |
| }, | |
| { | |
| "pins": [ | |
| [ | |
| "X", | |
| "D", | |
| "A", | |
| "C", | |
| "B" | |
| ], [ | |
| "X", | |
| "D", | |
| "A", | |
| "C", | |
| "B" | |
| ] | |
| ] | |
| }, | |
| { | |
| "pins": [ | |
| [ | |
| "A1", | |
| "A2", | |
| "B1", | |
| "Y" | |
| ], [ | |
| "A1", | |
| "A2", | |
| "B1", | |
| "Y" | |
| ] | |
| ] | |
| }, | |
| { | |
| "name": [ | |
| "striVe_spi", | |
| "striVe_spi" | |
| ], | |
| "devices": [ | |
| [ | |
| ["scs8hd_clkbuf_4", 5], | |
| ["scs8hd_inv_4", 53], | |
| ["scs8hd_or2_4", 65], | |
| ["scs8hd_buf_4", 110], | |
| ["scs8hd_dfrtp_4", 45], | |
| ["scs8hd_dfstp_4", 31], | |
| ["scs8hd_and3_4", 14], | |
| ["scs8hd_a32o_4", 10], | |
| ["scs8hd_and2_4", 30], | |
| ["scs8hd_o22a_4", 54], | |
| ["scs8hd_a211o_4", 17], | |
| ["scs8hd_o21a_4", 6], | |
| ["scs8hd_a21bo_4", 4], | |
| ["scs8hd_a21oi_4", 2], | |
| ["scs8hd_o22ai_4", 12], | |
| ["scs8hd_nor2_4", 8], | |
| ["scs8hd_a21o_4", 10], | |
| ["scs8hd_a32oi_4", 7], | |
| ["scs8hd_conb_1", 20], | |
| ["scs8hd_o32a_4", 2], | |
| ["scs8hd_buf_2", 4], | |
| ["scs8hd_clkbuf_16", 1], | |
| ["scs8hd_or3_4", 4], | |
| ["scs8hd_nand2_4", 1], | |
| ["scs8hd_or4_4", 5], | |
| ["scs8hd_o21ai_4", 1 ] | |
| ], [ | |
| ["scs8hd_clkbuf_4", 5 ], | |
| ["scs8hd_inv_4", 53 ], | |
| ["scs8hd_or2_4", 65 ], | |
| ["scs8hd_buf_4", 110 ], | |
| ["scs8hd_dfrtp_4", 45 ], | |
| ["scs8hd_dfstp_4", 31 ], | |
| ["scs8hd_and3_4", 14 ], | |
| ["scs8hd_a32o_4", 10 ], | |
| ["scs8hd_and2_4", 30 ], | |
| ["scs8hd_o22a_4", 54 ], | |
| ["scs8hd_a211o_4", 17 ], | |
| ["scs8hd_o21a_4", 6 ], | |
| ["scs8hd_a21bo_4", 4 ], | |
| ["scs8hd_a21oi_4", 2 ], | |
| ["scs8hd_o22ai_4", 12 ], | |
| ["scs8hd_nor2_4", 8 ], | |
| ["scs8hd_a21o_4", 10 ], | |
| ["scs8hd_a32oi_4", 7 ], | |
| ["scs8hd_conb_1", 20 ], | |
| ["scs8hd_o32a_4", 2 ], | |
| ["scs8hd_buf_2", 4 ], | |
| ["scs8hd_clkbuf_16", 1 ], | |
| ["scs8hd_or3_4", 4 ], | |
| ["scs8hd_nand2_4", 1 ], | |
| ["scs8hd_or4_4", 5 ], | |
| ["scs8hd_o21ai_4", 1 ] | |
| ] | |
| ], | |
| "nets": [ | |
| 550, | |
| 550 | |
| ], | |
| "badnets": [ | |
| ], | |
| "badelements": [ | |
| ], | |
| "pins": [ | |
| [ | |
| "CSB", | |
| "sdo_enb", | |
| "trap", | |
| "RST", | |
| "mfgr_id[1]", | |
| "mfgr_id[2]", | |
| "mfgr_id[4]", | |
| "mfgr_id[6]", | |
| "mfgr_id[10]", | |
| "prod_id[0]", | |
| "prod_id[2]", | |
| "mfgr_id[0]", | |
| "mfgr_id[3]", | |
| "mfgr_id[5]", | |
| "mfgr_id[7]", | |
| "mfgr_id[8]", | |
| "mfgr_id[9]", | |
| "mfgr_id[11]", | |
| "prod_id[1]", | |
| "prod_id[3]", | |
| "prod_id[4]", | |
| "prod_id[5]", | |
| "prod_id[6]", | |
| "prod_id[7]", | |
| "mask_rev[0]", | |
| "mask_rev[1]", | |
| "mask_rev[2]", | |
| "mask_rev[3]", | |
| "RSTB", | |
| "pll_trim[2]", | |
| "pll_trim[3]", | |
| "pll_trim[4]", | |
| "pll_trim[6]", | |
| "pll_trim[5]", | |
| "pll_trim[7]", | |
| "irq", | |
| "pll_bypass", | |
| "pll_div[0]", | |
| "pll_div[1]", | |
| "pll_div[2]", | |
| "pll_div[3]", | |
| "pll_div[4]", | |
| "pll_sel[0]", | |
| "pll_sel[1]", | |
| "pll_sel[2]", | |
| "reset", | |
| "pll_dco_ena", | |
| "xtal_ena", | |
| "reg_ena", | |
| "pll_trim[16]", | |
| "pll_trim[0]", | |
| "pll_trim[1]", | |
| "pll_trim[8]", | |
| "pll_trim[17]", | |
| "pll_trim[25]", | |
| "pll_trim[24]", | |
| "pll_trim[9]", | |
| "pll_trim[18]", | |
| "pll_trim[10]", | |
| "pll_trim[19]", | |
| "pll_trim[11]", | |
| "pll_trim[20]", | |
| "pll_trim[12]", | |
| "pll_trim[21]", | |
| "pll_trim[22]", | |
| "pll_trim[14]", | |
| "pll_trim[13]", | |
| "pll_trim[23]", | |
| "pll_trim[15]", | |
| "SCK", | |
| "SDI", | |
| "mask_rev_in[0]", | |
| "mask_rev_in[1]", | |
| "mask_rev_in[2]", | |
| "mask_rev_in[3]", | |
| "SDO" | |
| ], [ | |
| "CSB", | |
| "sdo_enb", | |
| "trap", | |
| "RST", | |
| "mfgr_id[1]", | |
| "mfgr_id[2]", | |
| "mfgr_id[4]", | |
| "mfgr_id[6]", | |
| "mfgr_id[10]", | |
| "prod_id[0]", | |
| "prod_id[2]", | |
| "mfgr_id[0]", | |
| "mfgr_id[3]", | |
| "mfgr_id[5]", | |
| "mfgr_id[7]", | |
| "mfgr_id[8]", | |
| "mfgr_id[9]", | |
| "mfgr_id[11]", | |
| "prod_id[1]", | |
| "prod_id[3]", | |
| "prod_id[4]", | |
| "prod_id[5]", | |
| "prod_id[6]", | |
| "prod_id[7]", | |
| "mask_rev[0]", | |
| "mask_rev[1]", | |
| "mask_rev[2]", | |
| "mask_rev[3]", | |
| "RSTB", | |
| "pll_trim[2]", | |
| "pll_trim[3]", | |
| "pll_trim[4]", | |
| "pll_trim[6]", | |
| "pll_trim[5]", | |
| "pll_trim[7]", | |
| "irq", | |
| "pll_bypass", | |
| "pll_div[0]", | |
| "pll_div[1]", | |
| "pll_div[2]", | |
| "pll_div[3]", | |
| "pll_div[4]", | |
| "pll_sel[0]", | |
| "pll_sel[1]", | |
| "pll_sel[2]", | |
| "reset", | |
| "pll_dco_ena", | |
| "xtal_ena", | |
| "reg_ena", | |
| "pll_trim[16]", | |
| "pll_trim[0]", | |
| "pll_trim[1]", | |
| "pll_trim[8]", | |
| "pll_trim[17]", | |
| "pll_trim[25]", | |
| "pll_trim[24]", | |
| "pll_trim[9]", | |
| "pll_trim[18]", | |
| "pll_trim[10]", | |
| "pll_trim[19]", | |
| "pll_trim[11]", | |
| "pll_trim[20]", | |
| "pll_trim[12]", | |
| "pll_trim[21]", | |
| "pll_trim[22]", | |
| "pll_trim[14]", | |
| "pll_trim[13]", | |
| "pll_trim[23]", | |
| "pll_trim[15]", | |
| "SCK", | |
| "SDI", | |
| "mask_rev_in[0]", | |
| "mask_rev_in[1]", | |
| "mask_rev_in[2]", | |
| "mask_rev_in[3]", | |
| "SDO" | |
| ] | |
| ] | |
| } | |
| ] |