| [ |
| { |
| "pins": [ |
| [ |
| "B", |
| "A", |
| "X" |
| ], [ |
| "B", |
| "A", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "X", |
| "A1", |
| "A2", |
| "B1N" |
| ], [ |
| "X", |
| "A1", |
| "A2", |
| "B1N" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "Q", |
| "CLK", |
| "D" |
| ], [ |
| "Q", |
| "CLK", |
| "D" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "X" |
| ], [ |
| "A", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "C", |
| "B", |
| "X", |
| "A" |
| ], [ |
| "C", |
| "B", |
| "X", |
| "A" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "B1", |
| "Y" |
| ], [ |
| "A1", |
| "A2", |
| "B1", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "Y", |
| "B", |
| "C", |
| "A" |
| ], [ |
| "Y", |
| "B", |
| "C", |
| "A" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "Y" |
| ], [ |
| "A", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "B", |
| "A", |
| "Y" |
| ], [ |
| "B", |
| "A", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "B2", |
| "B1", |
| "A2", |
| "Y", |
| "A1" |
| ], [ |
| "B2", |
| "B1", |
| "A2", |
| "Y", |
| "A1" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "X", |
| "B1", |
| "A2", |
| "A1" |
| ], [ |
| "X", |
| "B1", |
| "A2", |
| "A1" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "X", |
| "D", |
| "A", |
| "C", |
| "B" |
| ], [ |
| "X", |
| "D", |
| "A", |
| "C", |
| "B" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "X" |
| ], [ |
| "A", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A2", |
| "A1", |
| "X", |
| "B1", |
| "B2" |
| ], [ |
| "A2", |
| "A1", |
| "X", |
| "B1", |
| "B2" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "X", |
| "C", |
| "B", |
| "A" |
| ], [ |
| "X", |
| "C", |
| "B", |
| "A" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "B", |
| "A", |
| "Y" |
| ], [ |
| "B", |
| "A", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "B2", |
| "B1", |
| "A2", |
| "X", |
| "A3" |
| ], [ |
| "A1", |
| "B2", |
| "B1", |
| "A2", |
| "X", |
| "A3" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "Y", |
| "A1", |
| "A2", |
| "B1" |
| ], [ |
| "Y", |
| "A1", |
| "A2", |
| "B1" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "B1", |
| "X", |
| "A1", |
| "A2" |
| ], [ |
| "B1", |
| "X", |
| "A1", |
| "A2" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "B2", |
| "Y", |
| "B1", |
| "A1", |
| "A2", |
| "A3" |
| ], [ |
| "B2", |
| "Y", |
| "B1", |
| "A1", |
| "A2", |
| "A3" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A1", |
| "A2", |
| "X", |
| "B1", |
| "C1" |
| ], [ |
| "A1", |
| "A2", |
| "X", |
| "B1", |
| "C1" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "HI", |
| "LO" |
| ], [ |
| "HI", |
| "LO" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "D", |
| "B", |
| "A", |
| "C", |
| "X" |
| ], [ |
| "D", |
| "B", |
| "A", |
| "C", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "X" |
| ], [ |
| "A", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "X" |
| ], [ |
| "A", |
| "B", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "B1", |
| "A3", |
| "A2", |
| "A1", |
| "B2", |
| "X" |
| ], [ |
| "B1", |
| "A3", |
| "A2", |
| "A1", |
| "B2", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "Y", |
| "B1", |
| "A1", |
| "B2", |
| "A2" |
| ], [ |
| "Y", |
| "B1", |
| "A1", |
| "B2", |
| "A2" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A2", |
| "B1N", |
| "A1", |
| "Y" |
| ], [ |
| "A2", |
| "B1N", |
| "A1", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "X", |
| "B1", |
| "A4", |
| "A3", |
| "A2", |
| "A1" |
| ], [ |
| "X", |
| "B1", |
| "A4", |
| "A3", |
| "A2", |
| "A1" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "D1", |
| "X", |
| "A2", |
| "A1", |
| "B1", |
| "C1" |
| ], [ |
| "D1", |
| "X", |
| "A2", |
| "A1", |
| "B1", |
| "C1" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "C", |
| "B", |
| "A", |
| "Y" |
| ], [ |
| "C", |
| "B", |
| "A", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "B2", |
| "Y", |
| "B1", |
| "A3", |
| "A2", |
| "A1" |
| ], [ |
| "B2", |
| "Y", |
| "B1", |
| "A3", |
| "A2", |
| "A1" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "Y", |
| "A" |
| ], [ |
| "Y", |
| "A" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "X" |
| ], [ |
| "A", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "B1", |
| "A1", |
| "A2", |
| "A3", |
| "A4", |
| "X" |
| ], [ |
| "B1", |
| "A1", |
| "A2", |
| "A3", |
| "A4", |
| "X" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "A", |
| "B", |
| "Y" |
| ], [ |
| "A", |
| "B", |
| "Y" |
| ] |
| ] |
| }, |
| { |
| "name": [ |
| "striVe_soc", |
| "striVe_soc" |
| ], |
| "devices": [ |
| [ |
| ["scs8hd_or2_4", 22287], |
| ["scs8hd_a21bo_4", 9364], |
| ["scs8hd_dfxtp_4", 10941], |
| ["scs8hd_buf_4", 9033], |
| ["scs8hd_or3_4", 675], |
| ["scs8hd_o21ai_4", 278], |
| ["scs8hd_nor3_4", 3736], |
| ["scs8hd_inv_4", 2284], |
| ["scs8hd_nor2_4", 477], |
| ["scs8hd_o22ai_4", 690], |
| ["scs8hd_o21a_4", 884], |
| ["scs8hd_or4_4", 549], |
| ["scs8hd_clkbuf_4", 730], |
| ["scs8hd_o22a_4", 1214], |
| ["scs8hd_and3_4", 5512], |
| ["scs8hd_nand2_4", 452], |
| ["scs8hd_a32o_4", 464], |
| ["scs8hd_a21oi_4", 72], |
| ["scs8hd_a21o_4", 364], |
| ["scs8hd_a32oi_4", 353], |
| ["scs8hd_and2_4", 935], |
| ["scs8hd_a211o_4", 712], |
| ["scs8hd_conb_1", 42], |
| ["scs8hd_and4_4", 106], |
| ["scs8hd_buf_2", 129], |
| ["scs8hd_xor2_4", 44], |
| ["scs8hd_o32a_4", 20], |
| ["scs8hd_a22oi_4", 92], |
| ["scs8hd_a21boi_4", 17], |
| ["scs8hd_o41a_4", 10], |
| ["scs8hd_a2111o_4", 3], |
| ["scs8hd_nand3_4", 5], |
| ["scs8hd_o32ai_4", 6], |
| ["scs8hd_inv_8", 7], |
| ["scs8hd_clkbuf_16", 1], |
| ["scs8hd_a41o_4", 1], |
| ["scs8hd_xnor2_4", 3 ] |
| ], [ |
| ["scs8hd_or2_4", 22287 ], |
| ["scs8hd_a21bo_4", 9364 ], |
| ["scs8hd_dfxtp_4", 10941 ], |
| ["scs8hd_buf_4", 9033 ], |
| ["scs8hd_or3_4", 675 ], |
| ["scs8hd_o21ai_4", 278 ], |
| ["scs8hd_nor3_4", 3736 ], |
| ["scs8hd_inv_4", 2284 ], |
| ["scs8hd_nor2_4", 477 ], |
| ["scs8hd_o22ai_4", 690 ], |
| ["scs8hd_o21a_4", 884 ], |
| ["scs8hd_or4_4", 549 ], |
| ["scs8hd_clkbuf_4", 730 ], |
| ["scs8hd_o22a_4", 1214 ], |
| ["scs8hd_and3_4", 5512 ], |
| ["scs8hd_nand2_4", 452 ], |
| ["scs8hd_a32o_4", 464 ], |
| ["scs8hd_a21oi_4", 72 ], |
| ["scs8hd_a21o_4", 364 ], |
| ["scs8hd_a32oi_4", 353 ], |
| ["scs8hd_and2_4", 935 ], |
| ["scs8hd_a211o_4", 712 ], |
| ["scs8hd_conb_1", 42 ], |
| ["scs8hd_and4_4", 106 ], |
| ["scs8hd_buf_2", 129 ], |
| ["scs8hd_xor2_4", 44 ], |
| ["scs8hd_o32a_4", 20 ], |
| ["scs8hd_a22oi_4", 92 ], |
| ["scs8hd_a21boi_4", 17 ], |
| ["scs8hd_o41a_4", 10 ], |
| ["scs8hd_a2111o_4", 3 ], |
| ["scs8hd_nand3_4", 5 ], |
| ["scs8hd_o32ai_4", 6 ], |
| ["scs8hd_inv_8", 7 ], |
| ["scs8hd_clkbuf_16", 1 ], |
| ["scs8hd_a41o_4", 1 ], |
| ["scs8hd_xnor2_4", 3 ] |
| ] |
| ], |
| "nets": [ |
| 72658, |
| 72658 |
| ], |
| "badnets": [ |
| ], |
| "badelements": [ |
| ], |
| "pins": [ |
| [ |
| "resetn", |
| "gpio_mode0_pad[15]", |
| "gpio_mode0_pad[0]", |
| "gpio_mode0_pad[1]", |
| "gpio_mode0_pad[2]", |
| "gpio_mode0_pad[3]", |
| "gpio_mode0_pad[4]", |
| "gpio_mode0_pad[5]", |
| "gpio_mode0_pad[7]", |
| "gpio_mode0_pad[6]", |
| "gpio_mode0_pad[8]", |
| "gpio_mode0_pad[9]", |
| "gpio_mode0_pad[10]", |
| "gpio_mode0_pad[11]", |
| "gpio_mode0_pad[12]", |
| "gpio_mode0_pad[13]", |
| "gpio_mode0_pad[14]", |
| "gpio_out_pad[0]", |
| "gpio_out_pad[1]", |
| "gpio_out_pad[3]", |
| "gpio_out_pad[4]", |
| "gpio_out_pad[5]", |
| "gpio_out_pad[2]", |
| "gpio_out_pad[6]", |
| "gpio_out_pad[7]", |
| "gpio_out_pad[8]", |
| "gpio_out_pad[9]", |
| "gpio_out_pad[10]", |
| "gpio_out_pad[11]", |
| "gpio_out_pad[12]", |
| "gpio_out_pad[13]", |
| "gpio_out_pad[14]", |
| "gpio_out_pad[15]", |
| "gpio_outenb_pad[0]", |
| "gpio_outenb_pad[7]", |
| "gpio_outenb_pad[8]", |
| "gpio_outenb_pad[9]", |
| "gpio_outenb_pad[10]", |
| "gpio_outenb_pad[11]", |
| "gpio_outenb_pad[12]", |
| "gpio_outenb_pad[13]", |
| "gpio_outenb_pad[14]", |
| "gpio_outenb_pad[15]", |
| "gpio_outenb_pad[1]", |
| "gpio_outenb_pad[3]", |
| "gpio_outenb_pad[4]", |
| "gpio_outenb_pad[2]", |
| "gpio_outenb_pad[5]", |
| "gpio_outenb_pad[6]", |
| "adc1_clk", |
| "adc0_clk", |
| "adc0_done", |
| "adc1_data[0]", |
| "spi_ro_pll_dco_ena", |
| "spi_ro_mask_rev[0]", |
| "ext_clk_sel", |
| "spi_ro_prod_id[0]", |
| "spi_ro_mfgr_id[0]", |
| "spi_ro_reg_ena", |
| "spi_ro_config[0]", |
| "adc1_done", |
| "adc0_data[0]", |
| "spi_ro_xtal_ena", |
| "spi_ro_mask_rev[1]", |
| "spi_ro_pll_trim[0]", |
| "spi_ro_mask_rev[2]", |
| "spi_ro_mask_rev[3]", |
| "spi_ro_prod_id[1]", |
| "spi_ro_prod_id[2]", |
| "spi_ro_prod_id[3]", |
| "spi_ro_pll_sel[0]", |
| "spi_ro_pll_sel[1]", |
| "spi_ro_config[2]", |
| "spi_ro_config[3]", |
| "spi_ro_config[5]", |
| "spi_ro_config[4]", |
| "spi_ro_config[6]", |
| "spi_ro_config[7]", |
| "spi_ro_pll_trim[6]", |
| "spi_ro_pll_trim[3]", |
| "spi_ro_pll_trim[4]", |
| "spi_ro_pll_trim[5]", |
| "spi_ro_pll_sel[2]", |
| "spi_ro_pll_div[2]", |
| "spi_ro_pll_div[0]", |
| "spi_ro_pll_div[1]", |
| "spi_ro_mfgr_id[9]", |
| "spi_ro_mfgr_id[8]", |
| "spi_ro_pll_trim[7]", |
| "spi_ro_pll_trim[8]", |
| "spi_ro_pll_div[4]", |
| "spi_ro_pll_trim[9]", |
| "adc0_data[7]", |
| "adc1_data[1]", |
| "adc0_data[6]", |
| "gpio_in_pad[7]", |
| "gpio_in_pad[6]", |
| "gpio_in_pad[8]", |
| "gpio_in_pad[9]", |
| "adc0_data[2]", |
| "adc1_data[2]", |
| "adc0_data[3]", |
| "adc0_data[4]", |
| "adc0_data[5]", |
| "adc0_data[8]", |
| "adc0_data[9]", |
| "adc0_data[1]", |
| "adc1_data[5]", |
| "adc1_data[4]", |
| "adc1_data[3]", |
| "adc1_data[6]", |
| "adc1_data[7]", |
| "adc1_data[8]", |
| "adc1_data[9]", |
| "gpio_in_pad[10]", |
| "gpio_in_pad[11]", |
| "spi_ro_config[1]", |
| "spi_ro_pll_trim[10]", |
| "spi_ro_prod_id[4]", |
| "spi_ro_prod_id[5]", |
| "spi_ro_mfgr_id[2]", |
| "spi_ro_mfgr_id[3]", |
| "spi_ro_mfgr_id[1]", |
| "spi_ro_mfgr_id[10]", |
| "spi_ro_mfgr_id[11]", |
| "spi_ro_prod_id[6]", |
| "spi_ro_prod_id[7]", |
| "gpio_in_pad[12]", |
| "spi_ro_pll_div[3]", |
| "gpio_in_pad[13]", |
| "gpio_in_pad[15]", |
| "gpio_in_pad[14]", |
| "spi_ro_pll_trim[1]", |
| "spi_ro_pll_trim[2]", |
| "spi_ro_mfgr_id[4]", |
| "spi_ro_mfgr_id[5]", |
| "spi_ro_mfgr_id[6]", |
| "spi_ro_mfgr_id[7]", |
| "spi_ro_pll_trim[20]", |
| "spi_ro_pll_trim[21]", |
| "spi_ro_pll_trim[15]", |
| "spi_ro_pll_trim[16]", |
| "spi_ro_pll_trim[17]", |
| "spi_ro_pll_trim[18]", |
| "spi_ro_pll_trim[19]", |
| "spi_ro_pll_trim[22]", |
| "spi_ro_pll_trim[23]", |
| "spi_ro_pll_trim[24]", |
| "spi_ro_pll_trim[14]", |
| "spi_ro_pll_trim[11]", |
| "spi_ro_pll_trim[12]", |
| "spi_ro_pll_trim[25]", |
| "spi_ro_pll_trim[13]", |
| "irq_pin", |
| "irq_spi", |
| "flash_io2_oeb", |
| "flash_io0_oeb", |
| "flash_io1_oeb", |
| "flash_io3_oeb", |
| "flash_io0_ieb", |
| "flash_io1_ieb", |
| "flash_io2_ieb", |
| "flash_io3_ieb", |
| "flash_io0_do", |
| "flash_io1_do", |
| "flash_io2_do", |
| "flash_io3_do", |
| "flash_clk_ieb", |
| "flash_csb_ieb", |
| "flash_clk", |
| "flash_csb", |
| "gpio_mode1_pad[0]", |
| "gpio_mode1_pad[1]", |
| "gpio_mode1_pad[3]", |
| "gpio_mode1_pad[4]", |
| "gpio_mode1_pad[2]", |
| "gpio_mode1_pad[5]", |
| "gpio_mode1_pad[6]", |
| "gpio_mode1_pad[7]", |
| "gpio_mode1_pad[8]", |
| "gpio_mode1_pad[9]", |
| "gpio_mode1_pad[10]", |
| "gpio_mode1_pad[11]", |
| "gpio_mode1_pad[12]", |
| "gpio_mode1_pad[13]", |
| "gpio_mode1_pad[14]", |
| "gpio_mode1_pad[15]", |
| "gpio_inenb_pad[0]", |
| "gpio_inenb_pad[12]", |
| "gpio_inenb_pad[13]", |
| "gpio_inenb_pad[14]", |
| "gpio_inenb_pad[15]", |
| "gpio_inenb_pad[1]", |
| "gpio_inenb_pad[3]", |
| "gpio_inenb_pad[4]", |
| "gpio_inenb_pad[2]", |
| "gpio_inenb_pad[5]", |
| "gpio_inenb_pad[6]", |
| "gpio_inenb_pad[7]", |
| "gpio_inenb_pad[8]", |
| "gpio_inenb_pad[9]", |
| "gpio_inenb_pad[10]", |
| "gpio_inenb_pad[11]", |
| "flash_csb_oeb", |
| "trap", |
| "overtemp", |
| "clk", |
| "comp_in", |
| "dac_value[0]", |
| "adc1_ena", |
| "overtemp_ena", |
| "bg_ena", |
| "opamp_ena", |
| "opamp_bias_ena", |
| "analog_out_sel", |
| "rcosc_ena", |
| "comp_ena", |
| "dac_ena", |
| "adc1_convert", |
| "adc0_inputsrc[0]", |
| "adc0_convert", |
| "adc0_ena", |
| "adc0_inputsrc[1]", |
| "flash_io2_di", |
| "flash_io3_di", |
| "spi_sck", |
| "ext_clk", |
| "pll_clk", |
| "gpio_in_pad[2]", |
| "gpio_in_pad[5]", |
| "gpio_in_pad[1]", |
| "gpio_in_pad[4]", |
| "gpio_in_pad[0]", |
| "gpio_in_pad[3]", |
| "ser_tx", |
| "adc1_inputsrc[1]", |
| "comp_ninputsrc[0]", |
| "comp_ninputsrc[1]", |
| "adc1_inputsrc[0]", |
| "comp_pinputsrc[0]", |
| "comp_pinputsrc[1]", |
| "dac_value[1]", |
| "dac_value[2]", |
| "dac_value[8]", |
| "dac_value[9]", |
| "dac_value[5]", |
| "dac_value[6]", |
| "dac_value[4]", |
| "dac_value[3]", |
| "dac_value[7]", |
| "ser_rx", |
| "flash_io0_di", |
| "flash_io1_di", |
| "flash_clk_oeb", |
| "xtal_in", |
| "rcosc_in" |
| ], [ |
| "resetn", |
| "gpio_mode0_pad[15]", |
| "gpio_mode0_pad[0]", |
| "gpio_mode0_pad[1]", |
| "gpio_mode0_pad[2]", |
| "gpio_mode0_pad[3]", |
| "gpio_mode0_pad[4]", |
| "gpio_mode0_pad[5]", |
| "gpio_mode0_pad[7]", |
| "gpio_mode0_pad[6]", |
| "gpio_mode0_pad[8]", |
| "gpio_mode0_pad[9]", |
| "gpio_mode0_pad[10]", |
| "gpio_mode0_pad[11]", |
| "gpio_mode0_pad[12]", |
| "gpio_mode0_pad[13]", |
| "gpio_mode0_pad[14]", |
| "gpio_out_pad[0]", |
| "gpio_out_pad[1]", |
| "gpio_out_pad[3]", |
| "gpio_out_pad[4]", |
| "gpio_out_pad[5]", |
| "gpio_out_pad[2]", |
| "gpio_out_pad[6]", |
| "gpio_out_pad[7]", |
| "gpio_out_pad[8]", |
| "gpio_out_pad[9]", |
| "gpio_out_pad[10]", |
| "gpio_out_pad[11]", |
| "gpio_out_pad[12]", |
| "gpio_out_pad[13]", |
| "gpio_out_pad[14]", |
| "gpio_out_pad[15]", |
| "gpio_outenb_pad[0]", |
| "gpio_outenb_pad[7]", |
| "gpio_outenb_pad[8]", |
| "gpio_outenb_pad[9]", |
| "gpio_outenb_pad[10]", |
| "gpio_outenb_pad[11]", |
| "gpio_outenb_pad[12]", |
| "gpio_outenb_pad[13]", |
| "gpio_outenb_pad[14]", |
| "gpio_outenb_pad[15]", |
| "gpio_outenb_pad[1]", |
| "gpio_outenb_pad[3]", |
| "gpio_outenb_pad[4]", |
| "gpio_outenb_pad[2]", |
| "gpio_outenb_pad[5]", |
| "gpio_outenb_pad[6]", |
| "adc1_clk", |
| "adc0_clk", |
| "adc0_done", |
| "adc1_data[0]", |
| "spi_ro_pll_dco_ena", |
| "spi_ro_mask_rev[0]", |
| "ext_clk_sel", |
| "spi_ro_prod_id[0]", |
| "spi_ro_mfgr_id[0]", |
| "spi_ro_reg_ena", |
| "spi_ro_config[0]", |
| "adc1_done", |
| "adc0_data[0]", |
| "spi_ro_xtal_ena", |
| "spi_ro_mask_rev[1]", |
| "spi_ro_pll_trim[0]", |
| "spi_ro_mask_rev[2]", |
| "spi_ro_mask_rev[3]", |
| "spi_ro_prod_id[1]", |
| "spi_ro_prod_id[2]", |
| "spi_ro_prod_id[3]", |
| "spi_ro_pll_sel[0]", |
| "spi_ro_pll_sel[1]", |
| "spi_ro_config[2]", |
| "spi_ro_config[3]", |
| "spi_ro_config[5]", |
| "spi_ro_config[4]", |
| "spi_ro_config[6]", |
| "spi_ro_config[7]", |
| "spi_ro_pll_trim[6]", |
| "spi_ro_pll_trim[3]", |
| "spi_ro_pll_trim[4]", |
| "spi_ro_pll_trim[5]", |
| "spi_ro_pll_sel[2]", |
| "spi_ro_pll_div[2]", |
| "spi_ro_pll_div[0]", |
| "spi_ro_pll_div[1]", |
| "spi_ro_mfgr_id[9]", |
| "spi_ro_mfgr_id[8]", |
| "spi_ro_pll_trim[7]", |
| "spi_ro_pll_trim[8]", |
| "spi_ro_pll_div[4]", |
| "spi_ro_pll_trim[9]", |
| "adc0_data[7]", |
| "adc1_data[1]", |
| "adc0_data[6]", |
| "gpio_in_pad[7]", |
| "gpio_in_pad[6]", |
| "gpio_in_pad[8]", |
| "gpio_in_pad[9]", |
| "adc0_data[2]", |
| "adc1_data[2]", |
| "adc0_data[3]", |
| "adc0_data[4]", |
| "adc0_data[5]", |
| "adc0_data[8]", |
| "adc0_data[9]", |
| "adc0_data[1]", |
| "adc1_data[5]", |
| "adc1_data[4]", |
| "adc1_data[3]", |
| "adc1_data[6]", |
| "adc1_data[7]", |
| "adc1_data[8]", |
| "adc1_data[9]", |
| "gpio_in_pad[10]", |
| "gpio_in_pad[11]", |
| "spi_ro_config[1]", |
| "spi_ro_pll_trim[10]", |
| "spi_ro_prod_id[4]", |
| "spi_ro_prod_id[5]", |
| "spi_ro_mfgr_id[2]", |
| "spi_ro_mfgr_id[3]", |
| "spi_ro_mfgr_id[1]", |
| "spi_ro_mfgr_id[10]", |
| "spi_ro_mfgr_id[11]", |
| "spi_ro_prod_id[6]", |
| "spi_ro_prod_id[7]", |
| "gpio_in_pad[12]", |
| "spi_ro_pll_div[3]", |
| "gpio_in_pad[13]", |
| "gpio_in_pad[15]", |
| "gpio_in_pad[14]", |
| "spi_ro_pll_trim[1]", |
| "spi_ro_pll_trim[2]", |
| "spi_ro_mfgr_id[4]", |
| "spi_ro_mfgr_id[5]", |
| "spi_ro_mfgr_id[6]", |
| "spi_ro_mfgr_id[7]", |
| "spi_ro_pll_trim[20]", |
| "spi_ro_pll_trim[21]", |
| "spi_ro_pll_trim[15]", |
| "spi_ro_pll_trim[16]", |
| "spi_ro_pll_trim[17]", |
| "spi_ro_pll_trim[18]", |
| "spi_ro_pll_trim[19]", |
| "spi_ro_pll_trim[22]", |
| "spi_ro_pll_trim[23]", |
| "spi_ro_pll_trim[24]", |
| "spi_ro_pll_trim[14]", |
| "spi_ro_pll_trim[11]", |
| "spi_ro_pll_trim[12]", |
| "spi_ro_pll_trim[25]", |
| "spi_ro_pll_trim[13]", |
| "irq_pin", |
| "irq_spi", |
| "flash_io2_oeb", |
| "flash_io0_oeb", |
| "flash_io1_oeb", |
| "flash_io3_oeb", |
| "flash_io0_ieb", |
| "flash_io1_ieb", |
| "flash_io2_ieb", |
| "flash_io3_ieb", |
| "flash_io0_do", |
| "flash_io1_do", |
| "flash_io2_do", |
| "flash_io3_do", |
| "flash_clk_ieb", |
| "flash_csb_ieb", |
| "flash_clk", |
| "flash_csb", |
| "gpio_mode1_pad[0]", |
| "gpio_mode1_pad[1]", |
| "gpio_mode1_pad[3]", |
| "gpio_mode1_pad[4]", |
| "gpio_mode1_pad[2]", |
| "gpio_mode1_pad[5]", |
| "gpio_mode1_pad[6]", |
| "gpio_mode1_pad[7]", |
| "gpio_mode1_pad[8]", |
| "gpio_mode1_pad[9]", |
| "gpio_mode1_pad[10]", |
| "gpio_mode1_pad[11]", |
| "gpio_mode1_pad[12]", |
| "gpio_mode1_pad[13]", |
| "gpio_mode1_pad[14]", |
| "gpio_mode1_pad[15]", |
| "gpio_inenb_pad[0]", |
| "gpio_inenb_pad[12]", |
| "gpio_inenb_pad[13]", |
| "gpio_inenb_pad[14]", |
| "gpio_inenb_pad[15]", |
| "gpio_inenb_pad[1]", |
| "gpio_inenb_pad[3]", |
| "gpio_inenb_pad[4]", |
| "gpio_inenb_pad[2]", |
| "gpio_inenb_pad[5]", |
| "gpio_inenb_pad[6]", |
| "gpio_inenb_pad[7]", |
| "gpio_inenb_pad[8]", |
| "gpio_inenb_pad[9]", |
| "gpio_inenb_pad[10]", |
| "gpio_inenb_pad[11]", |
| "flash_csb_oeb", |
| "trap", |
| "overtemp", |
| "clk", |
| "comp_in", |
| "dac_value[0]", |
| "adc1_ena", |
| "overtemp_ena", |
| "bg_ena", |
| "opamp_ena", |
| "opamp_bias_ena", |
| "analog_out_sel", |
| "rcosc_ena", |
| "comp_ena", |
| "dac_ena", |
| "adc1_convert", |
| "adc0_inputsrc[0]", |
| "adc0_convert", |
| "adc0_ena", |
| "adc0_inputsrc[1]", |
| "flash_io2_di", |
| "flash_io3_di", |
| "spi_sck", |
| "ext_clk", |
| "pll_clk", |
| "gpio_in_pad[2]", |
| "gpio_in_pad[5]", |
| "gpio_in_pad[1]", |
| "gpio_in_pad[4]", |
| "gpio_in_pad[0]", |
| "gpio_in_pad[3]", |
| "ser_tx", |
| "adc1_inputsrc[1]", |
| "comp_ninputsrc[0]", |
| "comp_ninputsrc[1]", |
| "adc1_inputsrc[0]", |
| "comp_pinputsrc[0]", |
| "comp_pinputsrc[1]", |
| "dac_value[1]", |
| "dac_value[2]", |
| "dac_value[8]", |
| "dac_value[9]", |
| "dac_value[5]", |
| "dac_value[6]", |
| "dac_value[4]", |
| "dac_value[3]", |
| "dac_value[7]", |
| "ser_rx", |
| "flash_io0_di", |
| "flash_io1_di", |
| "flash_clk_oeb", |
| "xtal_in", |
| "rcosc_in" |
| ] |
| ] |
| } |
| ] |
