| [ |
| { |
| "pins": [ |
| [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "drn_hvc", |
| "src_bdy_hvc", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssd", |
| "vssio_q" |
| ], [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "drn_hvc", |
| "src_bdy_hvc", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssd", |
| "vssio_q" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "in_h", |
| "pad_a_noesd_h", |
| "pad_a_esd_0_h", |
| "pad_a_esd_1_h", |
| "pad", |
| "dm<2>", |
| "dm<1>", |
| "dm<0>", |
| "hld_h_n", |
| "in", |
| "inp_dis", |
| "ib_mode_sel", |
| "enable_h", |
| "enable_vdda_h", |
| "enable_inp_h", |
| "oe_n", |
| "tie_hi_esd", |
| "tie_lo_esd", |
| "slow", |
| "vtrip_sel", |
| "hld_ovr", |
| "analog_en", |
| "analog_sel", |
| "enable_vddio", |
| "enable_vswitch_h", |
| "analog_pol", |
| "out", |
| "amuxbus_a", |
| "amuxbus_b", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssd", |
| "vssio_q" |
| ], [ |
| "in_h", |
| "pad_a_noesd_h", |
| "pad_a_esd_0_h", |
| "pad_a_esd_1_h", |
| "pad", |
| "dm[2]", |
| "dm[1]", |
| "dm[0]", |
| "hld_h_n", |
| "in", |
| "inp_dis", |
| "ib_mode_sel", |
| "enable_h", |
| "enable_vdda_h", |
| "enable_inp_h", |
| "oe_n", |
| "tie_hi_esd", |
| "tie_lo_esd", |
| "slow", |
| "vtrip_sel", |
| "hld_ovr", |
| "analog_en", |
| "analog_sel", |
| "enable_vddio", |
| "enable_vswitch_h", |
| "analog_pol", |
| "out", |
| "amuxbus_a", |
| "amuxbus_b", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssd", |
| "vssio_q" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "HI", |
| "LO", |
| "vgnd", |
| "vpwr" |
| ], [ |
| "HI", |
| "LO", |
| "vgnd", |
| "vpwr" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "drn_lvc1", |
| "drn_lvc2", |
| "src_bdy_lvc1", |
| "src_bdy_lvc2", |
| "bdy2_b2b", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssio_q" |
| ], [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "drn_lvc1", |
| "drn_lvc2", |
| "src_bdy_lvc1", |
| "src_bdy_lvc2", |
| "bdy2_b2b", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssio_q" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "reset", |
| "extclk_sel", |
| "osc", |
| "clockc", |
| "clockp[1]", |
| "clockp[0]", |
| "clockd[3]", |
| "clockd[2]", |
| "clockd[1]", |
| "clockd[0]", |
| "div[4]", |
| "div[3]", |
| "div[2]", |
| "div[1]", |
| "div[0]", |
| "sel[2]", |
| "sel[1]", |
| "sel[0]", |
| "dco", |
| "ext_trim[25]", |
| "ext_trim[24]", |
| "ext_trim[23]", |
| "ext_trim[22]", |
| "ext_trim[21]", |
| "ext_trim[20]", |
| "ext_trim[19]", |
| "ext_trim[18]", |
| "ext_trim[17]", |
| "ext_trim[16]", |
| "ext_trim[15]", |
| "ext_trim[14]", |
| "ext_trim[13]", |
| "ext_trim[12]", |
| "ext_trim[11]", |
| "ext_trim[10]", |
| "ext_trim[9]", |
| "ext_trim[8]", |
| "ext_trim[7]", |
| "ext_trim[6]", |
| "ext_trim[5]", |
| "ext_trim[4]", |
| "ext_trim[3]", |
| "ext_trim[2]", |
| "ext_trim[1]", |
| "ext_trim[0]", |
| "vdd", |
| "vss" |
| ], [ |
| "reset", |
| "extclk_sel", |
| "osc", |
| "clockc", |
| "clockp[1]", |
| "clockp[0]", |
| "clockd[3]", |
| "clockd[2]", |
| "clockd[1]", |
| "clockd[0]", |
| "div[4]", |
| "div[3]", |
| "div[2]", |
| "div[1]", |
| "div[0]", |
| "sel[2]", |
| "sel[1]", |
| "sel[0]", |
| "dco", |
| "ext_trim[25]", |
| "ext_trim[24]", |
| "ext_trim[23]", |
| "ext_trim[22]", |
| "ext_trim[21]", |
| "ext_trim[20]", |
| "ext_trim[19]", |
| "ext_trim[18]", |
| "ext_trim[17]", |
| "ext_trim[16]", |
| "ext_trim[15]", |
| "ext_trim[14]", |
| "ext_trim[13]", |
| "ext_trim[12]", |
| "ext_trim[11]", |
| "ext_trim[10]", |
| "ext_trim[9]", |
| "ext_trim[8]", |
| "ext_trim[7]", |
| "ext_trim[6]", |
| "ext_trim[5]", |
| "ext_trim[4]", |
| "ext_trim[3]", |
| "ext_trim[2]", |
| "ext_trim[1]", |
| "ext_trim[0]", |
| "vdd", |
| "vss" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "vnb", |
| "vpwr", |
| "vpb", |
| "vgnd", |
| "X", |
| "A" |
| ], [ |
| "vnb", |
| "vpwr", |
| "vpb", |
| "vgnd", |
| "X", |
| "A" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "analog_en", |
| "analog_pol", |
| "analog_sel", |
| "dm<2>", |
| "dm<1>", |
| "dm<0>", |
| "enable_h", |
| "enable_inp_h", |
| "enable_vdda_h", |
| "enable_vddio", |
| "enable_vswitch_h", |
| "hld_h_n", |
| "hld_ovr", |
| "hys_trim", |
| "ib_mode_sel<1>", |
| "ib_mode_sel<0>", |
| "in", |
| "in_h", |
| "inp_dis", |
| "oe_n", |
| "out", |
| "pad", |
| "pad_a_esd_0_h", |
| "pad_a_esd_1_h", |
| "pad_a_noesd_h", |
| "slew_ctl<1>", |
| "slew_ctl<0>", |
| "slow", |
| "tie_hi_esd", |
| "tie_lo_esd", |
| "vccd", |
| "vcchib", |
| "vdda", |
| "vddio", |
| "vddio_q", |
| "vinref", |
| "vssa", |
| "vssd", |
| "vssio", |
| "vssio_q", |
| "vswitch", |
| "vtrip_sel" |
| ], [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "analog_en", |
| "analog_pol", |
| "analog_sel", |
| "dm[2]", |
| "dm[1]", |
| "dm[0]", |
| "enable_h", |
| "enable_inp_h", |
| "enable_vdda_h", |
| "enable_vddio", |
| "enable_vswitch_h", |
| "hld_h_n", |
| "hld_ovr", |
| "hys_trim", |
| "ib_mode_sel[1]", |
| "ib_mode_sel[0]", |
| "in", |
| "in_h", |
| "inp_dis", |
| "oe_n", |
| "out", |
| "pad", |
| "pad_a_esd_0_h", |
| "pad_a_esd_1_h", |
| "pad_a_noesd_h", |
| "slew_ctl[1]", |
| "slew_ctl[0]", |
| "slow", |
| "tie_hi_esd", |
| "tie_lo_esd", |
| "vccd", |
| "vcchib", |
| "vdda", |
| "vddio", |
| "vddio_q", |
| "vinref", |
| "vssa", |
| "vssd", |
| "vssio", |
| "vssio_q", |
| "vswitch", |
| "vtrip_sel" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "drn_lvc1", |
| "drn_lvc2", |
| "src_bdy_lvc1", |
| "src_bdy_lvc2", |
| "bdy2_b2b", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssd", |
| "vssio_q" |
| ], [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "drn_lvc1", |
| "drn_lvc2", |
| "src_bdy_lvc1", |
| "src_bdy_lvc2", |
| "bdy2_b2b", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssd", |
| "vssio_q" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "drn_hvc", |
| "src_bdy_hvc", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssd", |
| "vssio_q" |
| ], [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "drn_hvc", |
| "src_bdy_hvc", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssd", |
| "vssio_q" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "drn_lvc1", |
| "drn_lvc2", |
| "src_bdy_lvc1", |
| "src_bdy_lvc2", |
| "bdy2_b2b", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssd", |
| "vssio_q" |
| ], [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "drn_lvc1", |
| "drn_lvc2", |
| "src_bdy_lvc1", |
| "src_bdy_lvc2", |
| "bdy2_b2b", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssd", |
| "vssio_q" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "drn_hvc", |
| "src_bdy_hvc", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssd", |
| "vssio_q" |
| ], [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "drn_hvc", |
| "src_bdy_hvc", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssd", |
| "vssio_q" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "drn_hvc", |
| "src_bdy_hvc", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssd", |
| "vssio_q" |
| ], [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "drn_hvc", |
| "src_bdy_hvc", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssd", |
| "vssio_q" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "drn_lvc1", |
| "drn_lvc2", |
| "src_bdy_lvc1", |
| "src_bdy_lvc2", |
| "bdy2_b2b", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssio_q" |
| ], [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "drn_lvc1", |
| "drn_lvc2", |
| "src_bdy_lvc1", |
| "src_bdy_lvc2", |
| "bdy2_b2b", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssio_q" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "ext_clk_sel", |
| "ext_clk", |
| "pll_clk", |
| "reset", |
| "ext_reset", |
| "clk", |
| "resetn", |
| "vdd1v8", |
| "vss" |
| ], [ |
| "ext_clk_sel", |
| "ext_clk", |
| "pll_clk", |
| "reset", |
| "ext_reset", |
| "clk", |
| "resetn", |
| "vdd1v8", |
| "vss" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "drn_lvc1", |
| "drn_lvc2", |
| "src_bdy_lvc1", |
| "src_bdy_lvc2", |
| "bdy2_b2b", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssio_q" |
| ], [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "drn_lvc1", |
| "drn_lvc2", |
| "src_bdy_lvc1", |
| "src_bdy_lvc2", |
| "bdy2_b2b", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssio_q" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssd", |
| "vssio_q" |
| ], [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "vssa", |
| "vdda", |
| "vswitch", |
| "vddio_q", |
| "vcchib", |
| "vddio", |
| "vccd", |
| "vssio", |
| "vssd", |
| "vssio_q" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "pll_clk", |
| "ext_clk", |
| "ext_clk_sel", |
| "clk", |
| "resetn", |
| "gpio_out_pad[15]", |
| "gpio_out_pad[14]", |
| "gpio_out_pad[13]", |
| "gpio_out_pad[12]", |
| "gpio_out_pad[11]", |
| "gpio_out_pad[10]", |
| "gpio_out_pad[9]", |
| "gpio_out_pad[8]", |
| "gpio_out_pad[7]", |
| "gpio_out_pad[6]", |
| "gpio_out_pad[5]", |
| "gpio_out_pad[4]", |
| "gpio_out_pad[3]", |
| "gpio_out_pad[2]", |
| "gpio_out_pad[1]", |
| "gpio_out_pad[0]", |
| "gpio_in_pad[15]", |
| "gpio_in_pad[14]", |
| "gpio_in_pad[13]", |
| "gpio_in_pad[12]", |
| "gpio_in_pad[11]", |
| "gpio_in_pad[10]", |
| "gpio_in_pad[9]", |
| "gpio_in_pad[8]", |
| "gpio_in_pad[7]", |
| "gpio_in_pad[6]", |
| "gpio_in_pad[5]", |
| "gpio_in_pad[4]", |
| "gpio_in_pad[3]", |
| "gpio_in_pad[2]", |
| "gpio_in_pad[1]", |
| "gpio_in_pad[0]", |
| "gpio_mode0_pad[15]", |
| "gpio_mode0_pad[14]", |
| "gpio_mode0_pad[13]", |
| "gpio_mode0_pad[12]", |
| "gpio_mode0_pad[11]", |
| "gpio_mode0_pad[10]", |
| "gpio_mode0_pad[9]", |
| "gpio_mode0_pad[8]", |
| "gpio_mode0_pad[7]", |
| "gpio_mode0_pad[6]", |
| "gpio_mode0_pad[5]", |
| "gpio_mode0_pad[4]", |
| "gpio_mode0_pad[3]", |
| "gpio_mode0_pad[2]", |
| "gpio_mode0_pad[1]", |
| "gpio_mode0_pad[0]", |
| "gpio_mode1_pad[15]", |
| "gpio_mode1_pad[14]", |
| "gpio_mode1_pad[13]", |
| "gpio_mode1_pad[12]", |
| "gpio_mode1_pad[11]", |
| "gpio_mode1_pad[10]", |
| "gpio_mode1_pad[9]", |
| "gpio_mode1_pad[8]", |
| "gpio_mode1_pad[7]", |
| "gpio_mode1_pad[6]", |
| "gpio_mode1_pad[5]", |
| "gpio_mode1_pad[4]", |
| "gpio_mode1_pad[3]", |
| "gpio_mode1_pad[2]", |
| "gpio_mode1_pad[1]", |
| "gpio_mode1_pad[0]", |
| "gpio_outenb_pad[15]", |
| "gpio_outenb_pad[14]", |
| "gpio_outenb_pad[13]", |
| "gpio_outenb_pad[12]", |
| "gpio_outenb_pad[11]", |
| "gpio_outenb_pad[10]", |
| "gpio_outenb_pad[9]", |
| "gpio_outenb_pad[8]", |
| "gpio_outenb_pad[7]", |
| "gpio_outenb_pad[6]", |
| "gpio_outenb_pad[5]", |
| "gpio_outenb_pad[4]", |
| "gpio_outenb_pad[3]", |
| "gpio_outenb_pad[2]", |
| "gpio_outenb_pad[1]", |
| "gpio_outenb_pad[0]", |
| "gpio_inenb_pad[15]", |
| "gpio_inenb_pad[14]", |
| "gpio_inenb_pad[13]", |
| "gpio_inenb_pad[12]", |
| "gpio_inenb_pad[11]", |
| "gpio_inenb_pad[10]", |
| "gpio_inenb_pad[9]", |
| "gpio_inenb_pad[8]", |
| "gpio_inenb_pad[7]", |
| "gpio_inenb_pad[6]", |
| "gpio_inenb_pad[5]", |
| "gpio_inenb_pad[4]", |
| "gpio_inenb_pad[3]", |
| "gpio_inenb_pad[2]", |
| "gpio_inenb_pad[1]", |
| "gpio_inenb_pad[0]", |
| "adc0_ena", |
| "adc0_convert", |
| "adc0_data[9]", |
| "adc0_data[8]", |
| "adc0_data[7]", |
| "adc0_data[6]", |
| "adc0_data[5]", |
| "adc0_data[4]", |
| "adc0_data[3]", |
| "adc0_data[2]", |
| "adc0_data[1]", |
| "adc0_data[0]", |
| "adc0_done", |
| "adc0_clk", |
| "adc0_inputsrc[1]", |
| "adc0_inputsrc[0]", |
| "adc1_ena", |
| "adc1_convert", |
| "adc1_clk", |
| "adc1_inputsrc[1]", |
| "adc1_inputsrc[0]", |
| "adc1_data[9]", |
| "adc1_data[8]", |
| "adc1_data[7]", |
| "adc1_data[6]", |
| "adc1_data[5]", |
| "adc1_data[4]", |
| "adc1_data[3]", |
| "adc1_data[2]", |
| "adc1_data[1]", |
| "adc1_data[0]", |
| "adc1_done", |
| "dac_ena", |
| "dac_value[9]", |
| "dac_value[8]", |
| "dac_value[7]", |
| "dac_value[6]", |
| "dac_value[5]", |
| "dac_value[4]", |
| "dac_value[3]", |
| "dac_value[2]", |
| "dac_value[1]", |
| "dac_value[0]", |
| "analog_out_sel", |
| "opamp_ena", |
| "opamp_bias_ena", |
| "bg_ena", |
| "comp_ena", |
| "comp_ninputsrc[1]", |
| "comp_ninputsrc[0]", |
| "comp_pinputsrc[1]", |
| "comp_pinputsrc[0]", |
| "rcosc_ena", |
| "overtemp_ena", |
| "overtemp", |
| "rcosc_in", |
| "xtal_in", |
| "comp_in", |
| "spi_sck", |
| "spi_ro_config[7]", |
| "spi_ro_config[6]", |
| "spi_ro_config[5]", |
| "spi_ro_config[4]", |
| "spi_ro_config[3]", |
| "spi_ro_config[2]", |
| "spi_ro_config[1]", |
| "spi_ro_config[0]", |
| "spi_ro_xtal_ena", |
| "spi_ro_reg_ena", |
| "spi_ro_pll_dco_ena", |
| "spi_ro_pll_div[4]", |
| "spi_ro_pll_div[3]", |
| "spi_ro_pll_div[2]", |
| "spi_ro_pll_div[1]", |
| "spi_ro_pll_div[0]", |
| "spi_ro_pll_sel[2]", |
| "spi_ro_pll_sel[1]", |
| "spi_ro_pll_sel[0]", |
| "spi_ro_pll_trim[25]", |
| "spi_ro_pll_trim[24]", |
| "spi_ro_pll_trim[23]", |
| "spi_ro_pll_trim[22]", |
| "spi_ro_pll_trim[21]", |
| "spi_ro_pll_trim[20]", |
| "spi_ro_pll_trim[19]", |
| "spi_ro_pll_trim[18]", |
| "spi_ro_pll_trim[17]", |
| "spi_ro_pll_trim[16]", |
| "spi_ro_pll_trim[15]", |
| "spi_ro_pll_trim[14]", |
| "spi_ro_pll_trim[13]", |
| "spi_ro_pll_trim[12]", |
| "spi_ro_pll_trim[11]", |
| "spi_ro_pll_trim[10]", |
| "spi_ro_pll_trim[9]", |
| "spi_ro_pll_trim[8]", |
| "spi_ro_pll_trim[7]", |
| "spi_ro_pll_trim[6]", |
| "spi_ro_pll_trim[5]", |
| "spi_ro_pll_trim[4]", |
| "spi_ro_pll_trim[3]", |
| "spi_ro_pll_trim[2]", |
| "spi_ro_pll_trim[1]", |
| "spi_ro_pll_trim[0]", |
| "spi_ro_mfgr_id[11]", |
| "spi_ro_mfgr_id[10]", |
| "spi_ro_mfgr_id[9]", |
| "spi_ro_mfgr_id[8]", |
| "spi_ro_mfgr_id[7]", |
| "spi_ro_mfgr_id[6]", |
| "spi_ro_mfgr_id[5]", |
| "spi_ro_mfgr_id[4]", |
| "spi_ro_mfgr_id[3]", |
| "spi_ro_mfgr_id[2]", |
| "spi_ro_mfgr_id[1]", |
| "spi_ro_mfgr_id[0]", |
| "spi_ro_prod_id[7]", |
| "spi_ro_prod_id[6]", |
| "spi_ro_prod_id[5]", |
| "spi_ro_prod_id[4]", |
| "spi_ro_prod_id[3]", |
| "spi_ro_prod_id[2]", |
| "spi_ro_prod_id[1]", |
| "spi_ro_prod_id[0]", |
| "spi_ro_mask_rev[3]", |
| "spi_ro_mask_rev[2]", |
| "spi_ro_mask_rev[1]", |
| "spi_ro_mask_rev[0]", |
| "ser_tx", |
| "ser_rx", |
| "irq_pin", |
| "irq_spi", |
| "trap", |
| "flash_csb", |
| "flash_clk", |
| "flash_csb_oeb", |
| "flash_clk_oeb", |
| "flash_io0_oeb", |
| "flash_io1_oeb", |
| "flash_io2_oeb", |
| "flash_io3_oeb", |
| "flash_csb_ieb", |
| "flash_clk_ieb", |
| "flash_io0_ieb", |
| "flash_io1_ieb", |
| "flash_io2_ieb", |
| "flash_io3_ieb", |
| "flash_io0_do", |
| "flash_io1_do", |
| "flash_io2_do", |
| "flash_io3_do", |
| "flash_io0_di", |
| "flash_io1_di", |
| "flash_io2_di", |
| "flash_io3_di", |
| "vdd1v8", |
| "vss" |
| ], [ |
| "pll_clk", |
| "ext_clk", |
| "ext_clk_sel", |
| "clk", |
| "resetn", |
| "gpio_out_pad[15]", |
| "gpio_out_pad[14]", |
| "gpio_out_pad[13]", |
| "gpio_out_pad[12]", |
| "gpio_out_pad[11]", |
| "gpio_out_pad[10]", |
| "gpio_out_pad[9]", |
| "gpio_out_pad[8]", |
| "gpio_out_pad[7]", |
| "gpio_out_pad[6]", |
| "gpio_out_pad[5]", |
| "gpio_out_pad[4]", |
| "gpio_out_pad[3]", |
| "gpio_out_pad[2]", |
| "gpio_out_pad[1]", |
| "gpio_out_pad[0]", |
| "gpio_in_pad[15]", |
| "gpio_in_pad[14]", |
| "gpio_in_pad[13]", |
| "gpio_in_pad[12]", |
| "gpio_in_pad[11]", |
| "gpio_in_pad[10]", |
| "gpio_in_pad[9]", |
| "gpio_in_pad[8]", |
| "gpio_in_pad[7]", |
| "gpio_in_pad[6]", |
| "gpio_in_pad[5]", |
| "gpio_in_pad[4]", |
| "gpio_in_pad[3]", |
| "gpio_in_pad[2]", |
| "gpio_in_pad[1]", |
| "gpio_in_pad[0]", |
| "gpio_mode0_pad[15]", |
| "gpio_mode0_pad[14]", |
| "gpio_mode0_pad[13]", |
| "gpio_mode0_pad[12]", |
| "gpio_mode0_pad[11]", |
| "gpio_mode0_pad[10]", |
| "gpio_mode0_pad[9]", |
| "gpio_mode0_pad[8]", |
| "gpio_mode0_pad[7]", |
| "gpio_mode0_pad[6]", |
| "gpio_mode0_pad[5]", |
| "gpio_mode0_pad[4]", |
| "gpio_mode0_pad[3]", |
| "gpio_mode0_pad[2]", |
| "gpio_mode0_pad[1]", |
| "gpio_mode0_pad[0]", |
| "gpio_mode1_pad[15]", |
| "gpio_mode1_pad[14]", |
| "gpio_mode1_pad[13]", |
| "gpio_mode1_pad[12]", |
| "gpio_mode1_pad[11]", |
| "gpio_mode1_pad[10]", |
| "gpio_mode1_pad[9]", |
| "gpio_mode1_pad[8]", |
| "gpio_mode1_pad[7]", |
| "gpio_mode1_pad[6]", |
| "gpio_mode1_pad[5]", |
| "gpio_mode1_pad[4]", |
| "gpio_mode1_pad[3]", |
| "gpio_mode1_pad[2]", |
| "gpio_mode1_pad[1]", |
| "gpio_mode1_pad[0]", |
| "gpio_outenb_pad[15]", |
| "gpio_outenb_pad[14]", |
| "gpio_outenb_pad[13]", |
| "gpio_outenb_pad[12]", |
| "gpio_outenb_pad[11]", |
| "gpio_outenb_pad[10]", |
| "gpio_outenb_pad[9]", |
| "gpio_outenb_pad[8]", |
| "gpio_outenb_pad[7]", |
| "gpio_outenb_pad[6]", |
| "gpio_outenb_pad[5]", |
| "gpio_outenb_pad[4]", |
| "gpio_outenb_pad[3]", |
| "gpio_outenb_pad[2]", |
| "gpio_outenb_pad[1]", |
| "gpio_outenb_pad[0]", |
| "gpio_inenb_pad[15]", |
| "gpio_inenb_pad[14]", |
| "gpio_inenb_pad[13]", |
| "gpio_inenb_pad[12]", |
| "gpio_inenb_pad[11]", |
| "gpio_inenb_pad[10]", |
| "gpio_inenb_pad[9]", |
| "gpio_inenb_pad[8]", |
| "gpio_inenb_pad[7]", |
| "gpio_inenb_pad[6]", |
| "gpio_inenb_pad[5]", |
| "gpio_inenb_pad[4]", |
| "gpio_inenb_pad[3]", |
| "gpio_inenb_pad[2]", |
| "gpio_inenb_pad[1]", |
| "gpio_inenb_pad[0]", |
| "adc0_ena", |
| "adc0_convert", |
| "adc0_data[9]", |
| "adc0_data[8]", |
| "adc0_data[7]", |
| "adc0_data[6]", |
| "adc0_data[5]", |
| "adc0_data[4]", |
| "adc0_data[3]", |
| "adc0_data[2]", |
| "adc0_data[1]", |
| "adc0_data[0]", |
| "adc0_done", |
| "adc0_clk", |
| "adc0_inputsrc[1]", |
| "adc0_inputsrc[0]", |
| "adc1_ena", |
| "adc1_convert", |
| "adc1_clk", |
| "adc1_inputsrc[1]", |
| "adc1_inputsrc[0]", |
| "adc1_data[9]", |
| "adc1_data[8]", |
| "adc1_data[7]", |
| "adc1_data[6]", |
| "adc1_data[5]", |
| "adc1_data[4]", |
| "adc1_data[3]", |
| "adc1_data[2]", |
| "adc1_data[1]", |
| "adc1_data[0]", |
| "adc1_done", |
| "dac_ena", |
| "dac_value[9]", |
| "dac_value[8]", |
| "dac_value[7]", |
| "dac_value[6]", |
| "dac_value[5]", |
| "dac_value[4]", |
| "dac_value[3]", |
| "dac_value[2]", |
| "dac_value[1]", |
| "dac_value[0]", |
| "analog_out_sel", |
| "opamp_ena", |
| "opamp_bias_ena", |
| "bg_ena", |
| "comp_ena", |
| "comp_ninputsrc[1]", |
| "comp_ninputsrc[0]", |
| "comp_pinputsrc[1]", |
| "comp_pinputsrc[0]", |
| "rcosc_ena", |
| "overtemp_ena", |
| "overtemp", |
| "rcosc_in", |
| "xtal_in", |
| "comp_in", |
| "spi_sck", |
| "spi_ro_config[7]", |
| "spi_ro_config[6]", |
| "spi_ro_config[5]", |
| "spi_ro_config[4]", |
| "spi_ro_config[3]", |
| "spi_ro_config[2]", |
| "spi_ro_config[1]", |
| "spi_ro_config[0]", |
| "spi_ro_xtal_ena", |
| "spi_ro_reg_ena", |
| "spi_ro_pll_dco_ena", |
| "spi_ro_pll_div[4]", |
| "spi_ro_pll_div[3]", |
| "spi_ro_pll_div[2]", |
| "spi_ro_pll_div[1]", |
| "spi_ro_pll_div[0]", |
| "spi_ro_pll_sel[2]", |
| "spi_ro_pll_sel[1]", |
| "spi_ro_pll_sel[0]", |
| "spi_ro_pll_trim[25]", |
| "spi_ro_pll_trim[24]", |
| "spi_ro_pll_trim[23]", |
| "spi_ro_pll_trim[22]", |
| "spi_ro_pll_trim[21]", |
| "spi_ro_pll_trim[20]", |
| "spi_ro_pll_trim[19]", |
| "spi_ro_pll_trim[18]", |
| "spi_ro_pll_trim[17]", |
| "spi_ro_pll_trim[16]", |
| "spi_ro_pll_trim[15]", |
| "spi_ro_pll_trim[14]", |
| "spi_ro_pll_trim[13]", |
| "spi_ro_pll_trim[12]", |
| "spi_ro_pll_trim[11]", |
| "spi_ro_pll_trim[10]", |
| "spi_ro_pll_trim[9]", |
| "spi_ro_pll_trim[8]", |
| "spi_ro_pll_trim[7]", |
| "spi_ro_pll_trim[6]", |
| "spi_ro_pll_trim[5]", |
| "spi_ro_pll_trim[4]", |
| "spi_ro_pll_trim[3]", |
| "spi_ro_pll_trim[2]", |
| "spi_ro_pll_trim[1]", |
| "spi_ro_pll_trim[0]", |
| "spi_ro_mfgr_id[11]", |
| "spi_ro_mfgr_id[10]", |
| "spi_ro_mfgr_id[9]", |
| "spi_ro_mfgr_id[8]", |
| "spi_ro_mfgr_id[7]", |
| "spi_ro_mfgr_id[6]", |
| "spi_ro_mfgr_id[5]", |
| "spi_ro_mfgr_id[4]", |
| "spi_ro_mfgr_id[3]", |
| "spi_ro_mfgr_id[2]", |
| "spi_ro_mfgr_id[1]", |
| "spi_ro_mfgr_id[0]", |
| "spi_ro_prod_id[7]", |
| "spi_ro_prod_id[6]", |
| "spi_ro_prod_id[5]", |
| "spi_ro_prod_id[4]", |
| "spi_ro_prod_id[3]", |
| "spi_ro_prod_id[2]", |
| "spi_ro_prod_id[1]", |
| "spi_ro_prod_id[0]", |
| "spi_ro_mask_rev[3]", |
| "spi_ro_mask_rev[2]", |
| "spi_ro_mask_rev[1]", |
| "spi_ro_mask_rev[0]", |
| "ser_tx", |
| "ser_rx", |
| "irq_pin", |
| "irq_spi", |
| "trap", |
| "flash_csb", |
| "flash_clk", |
| "flash_csb_oeb", |
| "flash_clk_oeb", |
| "flash_io0_oeb", |
| "flash_io1_oeb", |
| "flash_io2_oeb", |
| "flash_io3_oeb", |
| "flash_csb_ieb", |
| "flash_clk_ieb", |
| "flash_io0_ieb", |
| "flash_io1_ieb", |
| "flash_io2_ieb", |
| "flash_io3_ieb", |
| "flash_io0_do", |
| "flash_io1_do", |
| "flash_io2_do", |
| "flash_io3_do", |
| "flash_io0_di", |
| "flash_io1_di", |
| "flash_io2_di", |
| "flash_io3_di", |
| "vdd1v8", |
| "vss" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "RSTB", |
| "SCK", |
| "SDI", |
| "CSB", |
| "SDO", |
| "sdo_enb", |
| "xtal_ena", |
| "reg_ena", |
| "pll_dco_ena", |
| "pll_div[4]", |
| "pll_div[3]", |
| "pll_div[2]", |
| "pll_div[1]", |
| "pll_div[0]", |
| "pll_sel[2]", |
| "pll_sel[1]", |
| "pll_sel[0]", |
| "pll_trim[25]", |
| "pll_trim[24]", |
| "pll_trim[23]", |
| "pll_trim[22]", |
| "pll_trim[21]", |
| "pll_trim[20]", |
| "pll_trim[19]", |
| "pll_trim[18]", |
| "pll_trim[17]", |
| "pll_trim[16]", |
| "pll_trim[15]", |
| "pll_trim[14]", |
| "pll_trim[13]", |
| "pll_trim[12]", |
| "pll_trim[11]", |
| "pll_trim[10]", |
| "pll_trim[9]", |
| "pll_trim[8]", |
| "pll_trim[7]", |
| "pll_trim[6]", |
| "pll_trim[5]", |
| "pll_trim[4]", |
| "pll_trim[3]", |
| "pll_trim[2]", |
| "pll_trim[1]", |
| "pll_trim[0]", |
| "pll_bypass", |
| "irq", |
| "reset", |
| "RST", |
| "trap", |
| "mfgr_id[11]", |
| "mfgr_id[10]", |
| "mfgr_id[9]", |
| "mfgr_id[8]", |
| "mfgr_id[7]", |
| "mfgr_id[6]", |
| "mfgr_id[5]", |
| "mfgr_id[4]", |
| "mfgr_id[3]", |
| "mfgr_id[2]", |
| "mfgr_id[1]", |
| "mfgr_id[0]", |
| "prod_id[7]", |
| "prod_id[6]", |
| "prod_id[5]", |
| "prod_id[4]", |
| "prod_id[3]", |
| "prod_id[2]", |
| "prod_id[1]", |
| "prod_id[0]", |
| "mask_rev_in[3]", |
| "mask_rev_in[2]", |
| "mask_rev_in[1]", |
| "mask_rev_in[0]", |
| "mask_rev[3]", |
| "mask_rev[2]", |
| "mask_rev[1]", |
| "mask_rev[0]", |
| "vdd", |
| "vss" |
| ], [ |
| "RSTB", |
| "SCK", |
| "SDI", |
| "CSB", |
| "SDO", |
| "sdo_enb", |
| "xtal_ena", |
| "reg_ena", |
| "pll_dco_ena", |
| "pll_div[4]", |
| "pll_div[3]", |
| "pll_div[2]", |
| "pll_div[1]", |
| "pll_div[0]", |
| "pll_sel[2]", |
| "pll_sel[1]", |
| "pll_sel[0]", |
| "pll_trim[25]", |
| "pll_trim[24]", |
| "pll_trim[23]", |
| "pll_trim[22]", |
| "pll_trim[21]", |
| "pll_trim[20]", |
| "pll_trim[19]", |
| "pll_trim[18]", |
| "pll_trim[17]", |
| "pll_trim[16]", |
| "pll_trim[15]", |
| "pll_trim[14]", |
| "pll_trim[13]", |
| "pll_trim[12]", |
| "pll_trim[11]", |
| "pll_trim[10]", |
| "pll_trim[9]", |
| "pll_trim[8]", |
| "pll_trim[7]", |
| "pll_trim[6]", |
| "pll_trim[5]", |
| "pll_trim[4]", |
| "pll_trim[3]", |
| "pll_trim[2]", |
| "pll_trim[1]", |
| "pll_trim[0]", |
| "pll_bypass", |
| "irq", |
| "reset", |
| "RST", |
| "trap", |
| "mfgr_id[11]", |
| "mfgr_id[10]", |
| "mfgr_id[9]", |
| "mfgr_id[8]", |
| "mfgr_id[7]", |
| "mfgr_id[6]", |
| "mfgr_id[5]", |
| "mfgr_id[4]", |
| "mfgr_id[3]", |
| "mfgr_id[2]", |
| "mfgr_id[1]", |
| "mfgr_id[0]", |
| "prod_id[7]", |
| "prod_id[6]", |
| "prod_id[5]", |
| "prod_id[4]", |
| "prod_id[3]", |
| "prod_id[2]", |
| "prod_id[1]", |
| "prod_id[0]", |
| "mask_rev_in[3]", |
| "mask_rev_in[2]", |
| "mask_rev_in[1]", |
| "mask_rev_in[0]", |
| "mask_rev[3]", |
| "mask_rev[2]", |
| "mask_rev[1]", |
| "mask_rev[0]", |
| "vdd", |
| "vss" |
| ] |
| ] |
| }, |
| { |
| "pins": [ |
| [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "disable_pullup_h", |
| "en_vddio_sig_h", |
| "enable_h", |
| "enable_vddio", |
| "filt_in_h", |
| "inp_sel_h", |
| "pad", |
| "pad_a_esd_h", |
| "pullup_h", |
| "tie_hi_esd", |
| "tie_lo_esd", |
| "tie_weak_hi_h", |
| "vccd", |
| "vcchib", |
| "vdda", |
| "vddio", |
| "vddio_q", |
| "vssa", |
| "vssd", |
| "vssio", |
| "vssio_q", |
| "vswitch", |
| "xres_h_n" |
| ], [ |
| "amuxbus_a", |
| "amuxbus_b", |
| "disable_pullup_h", |
| "en_vddio_sig_h", |
| "enable_h", |
| "enable_vddio", |
| "filt_in_h", |
| "inp_sel_h", |
| "pad", |
| "pad_a_esd_h", |
| "pullup_h", |
| "tie_hi_esd", |
| "tie_lo_esd", |
| "tie_weak_hi_h", |
| "vccd", |
| "vcchib", |
| "vdda", |
| "vddio", |
| "vddio_q", |
| "vssa", |
| "vssd", |
| "vssio", |
| "vssio_q", |
| "vswitch", |
| "xres_h_n" |
| ] |
| ] |
| }, |
| { |
| "name": [ |
| "striVe", |
| "striVe" |
| ], |
| "devices": [ |
| [ |
| ["s8iom0_vddio_hvc_pad", 2], |
| ["s8iom0_gpiov2_pad", 36], |
| ["scs8hd_conb_1", 4], |
| ["s8iom0_vssd_lvc_pad", 1], |
| ["digital_pll", 1], |
| ["lvlshiftdown", 1], |
| ["s8iom0s8_top_gpio_ovtv2", 2], |
| ["s8iom0_vccd_lvc_pad", 2], |
| ["s8iom0_vccd_hvc_pad", 2], |
| ["s8iom0_vdda_lvc_pad", 4], |
| ["s8iom0_vssa_hvc_pad", 4], |
| ["s8iom0_vdda_hvc_pad", 2], |
| ["s8iom0_vssio_lvc_pad", 1], |
| ["striVe_clkrst", 1], |
| ["s8iom0_vssa_lvc_pad", 1], |
| ["s8iom0_corner_pad", 4], |
| ["striVe_soc", 1], |
| ["striVe_spi", 1], |
| ["s8iom0s8_top_xres4v2", 1 ] |
| ], [ |
| ["s8iom0_vddio_hvc_pad", 2 ], |
| ["s8iom0_gpiov2_pad", 36 ], |
| ["scs8hd_conb_1", 4 ], |
| ["s8iom0_vssd_lvc_pad", 1 ], |
| ["digital_pll", 1 ], |
| ["lvlshiftdown", 1 ], |
| ["s8iom0s8_top_gpio_ovtv2", 2 ], |
| ["s8iom0_vccd_lvc_pad", 2 ], |
| ["s8iom0_vccd_hvc_pad", 2 ], |
| ["s8iom0_vdda_lvc_pad", 4 ], |
| ["s8iom0_vssa_hvc_pad", 4 ], |
| ["s8iom0_vdda_hvc_pad", 2 ], |
| ["s8iom0_vssio_lvc_pad", 1 ], |
| ["striVe_clkrst", 1 ], |
| ["s8iom0_vssa_lvc_pad", 1 ], |
| ["s8iom0_corner_pad", 4 ], |
| ["striVe_soc", 1 ], |
| ["striVe_spi", 1 ], |
| ["s8iom0s8_top_xres4v2", 1 ] |
| ] |
| ], |
| "nets": [ |
| 629, |
| 629 |
| ], |
| "badnets": [ |
| ], |
| "badelements": [ |
| ], |
| "pins": [ |
| [ |
| "gpio[10]", |
| "gpio[11]", |
| "gpio[0]", |
| "gpio[12]", |
| "gpio[1]", |
| "gpio[13]", |
| "gpio[2]", |
| "gpio[14]", |
| "gpio[3]", |
| "gpio[15]", |
| "gpio[4]", |
| "gpio[5]", |
| "gpio[6]", |
| "gpio[7]", |
| "gpio[8]", |
| "gpio[9]", |
| "xi", |
| "xo", |
| "adc_high", |
| "adc0_in", |
| "adc1_in", |
| "adc_low", |
| "comp_inn", |
| "comp_inp", |
| "RSTB", |
| "SDO", |
| "SDI", |
| "irq", |
| "CSB", |
| "SCK", |
| "xclk", |
| "flash_clk", |
| "flash_csb", |
| "flash_io0", |
| "flash_io1", |
| "flash_io2", |
| "flash_io3", |
| "ser_rx", |
| "ser_tx", |
| "vdd", |
| "vdd1v8", |
| "vss" |
| ], [ |
| "gpio[10]", |
| "gpio[11]", |
| "gpio[0]", |
| "gpio[12]", |
| "gpio[1]", |
| "gpio[13]", |
| "gpio[2]", |
| "gpio[14]", |
| "gpio[3]", |
| "gpio[15]", |
| "gpio[4]", |
| "gpio[5]", |
| "gpio[6]", |
| "gpio[7]", |
| "gpio[8]", |
| "gpio[9]", |
| "xi", |
| "xo", |
| "adc_high", |
| "adc0_in", |
| "adc1_in", |
| "adc_low", |
| "comp_inn", |
| "comp_inp", |
| "RSTB", |
| "SDO", |
| "SDI", |
| "irq", |
| "CSB", |
| "SCK", |
| "xclk", |
| "flash_clk", |
| "flash_csb", |
| "flash_io0", |
| "flash_io1", |
| "flash_io2", |
| "flash_io3", |
| "ser_rx", |
| "ser_tx", |
| "vdd", |
| "vdd1v8", |
| "vss" |
| ] |
| ] |
| } |
| ] |
