diff --git a/openlane/user_project_wrapper/macro.cfg b/openlane/user_project_wrapper/macro.cfg
index 625ab9a..f300848 100644
--- a/openlane/user_project_wrapper/macro.cfg
+++ b/openlane/user_project_wrapper/macro.cfg
@@ -1,19 +1,19 @@
-chaos.chaos_array_inst.subarrayy\[0\].subarrayx\[0\].chaos_subarray_inst  57.0 72.0 N
-chaos.chaos_array_inst.subarrayy\[0\].subarrayx\[1\].chaos_subarray_inst  1010.0 72.0 N
-chaos.chaos_array_inst.subarrayy\[0\].subarrayx\[2\].chaos_subarray_inst  1963.0 72.0 N
+chaos_array_inst.subarrayy\[0\].subarrayx\[0\].chaos_subarray_inst  57.0 72.0 N
+chaos_array_inst.subarrayy\[0\].subarrayx\[1\].chaos_subarray_inst  1010.0 72.0 N
+chaos_array_inst.subarrayy\[0\].subarrayx\[2\].chaos_subarray_inst  1963.0 72.0 N
 
-chaos.chaos_array_inst.subarrayy\[1\].subarrayx\[0\].chaos_subarray_inst  57.0 771.0 N
-chaos.chaos_array_inst.subarrayy\[1\].subarrayx\[1\].chaos_subarray_inst  1010.0 771.0 N
-chaos.chaos_array_inst.subarrayy\[1\].subarrayx\[2\].chaos_subarray_inst  1963.0 771.0 N
+chaos_array_inst.subarrayy\[1\].subarrayx\[0\].chaos_subarray_inst  57.0 771.0 N
+chaos_array_inst.subarrayy\[1\].subarrayx\[1\].chaos_subarray_inst  1010.0 771.0 N
+chaos_array_inst.subarrayy\[1\].subarrayx\[2\].chaos_subarray_inst  1963.0 771.0 N
 
-chaos.chaos_array_inst.subarrayy\[2\].subarrayx\[0\].chaos_subarray_inst  57.0 1470.0 N
-chaos.chaos_array_inst.subarrayy\[2\].subarrayx\[1\].chaos_subarray_inst  1010.0 1470.0 N
-chaos.chaos_array_inst.subarrayy\[2\].subarrayx\[2\].chaos_subarray_inst  1963.0 1470.0 N
+chaos_array_inst.subarrayy\[2\].subarrayx\[0\].chaos_subarray_inst  57.0 1470.0 N
+chaos_array_inst.subarrayy\[2\].subarrayx\[1\].chaos_subarray_inst  1010.0 1470.0 N
+chaos_array_inst.subarrayy\[2\].subarrayx\[2\].chaos_subarray_inst  1963.0 1470.0 N
 
-chaos.chaos_array_inst.subarrayy\[3\].subarrayx\[0\].chaos_subarray_inst  57.0 2169.0 N
-chaos.chaos_array_inst.subarrayy\[3\].subarrayx\[1\].chaos_subarray_inst  1010.0 2169.0 N
-chaos.chaos_array_inst.subarrayy\[3\].subarrayx\[2\].chaos_subarray_inst  1963.0 2169.0 N
+chaos_array_inst.subarrayy\[3\].subarrayx\[0\].chaos_subarray_inst  57.0 2169.0 N
+chaos_array_inst.subarrayy\[3\].subarrayx\[1\].chaos_subarray_inst  1010.0 2169.0 N
+chaos_array_inst.subarrayy\[3\].subarrayx\[2\].chaos_subarray_inst  1963.0 2169.0 N
 
-chaos.chaos_array_inst.subarrayy\[4\].subarrayx\[0\].chaos_subarray_inst  57.0 2868.0 N
-chaos.chaos_array_inst.subarrayy\[4\].subarrayx\[1\].chaos_subarray_inst  1010.0 2868.0 N
-chaos.chaos_array_inst.subarrayy\[4\].subarrayx\[2\].chaos_subarray_inst  1963.0 2868.0 N
+chaos_array_inst.subarrayy\[4\].subarrayx\[0\].chaos_subarray_inst  57.0 2868.0 N
+chaos_array_inst.subarrayy\[4\].subarrayx\[1\].chaos_subarray_inst  1010.0 2868.0 N
+chaos_array_inst.subarrayy\[4\].subarrayx\[2\].chaos_subarray_inst  1963.0 2868.0 N
diff --git a/verilog/rtl/user_project_wrapper.v b/verilog/rtl/user_project_wrapper.v
index 70b3e37..f83774e 100644
--- a/verilog/rtl/user_project_wrapper.v
+++ b/verilog/rtl/user_project_wrapper.v
@@ -82,48 +82,45 @@
 /* User project is instantiated  here   */
 /*--------------------------------------*/
 
-chaos_automaton chaos (
-    `ifdef USE_POWER_PINS
-	.vdda1(vdda1),	// User area 1 3.3V power
-	.vdda2(vdda2),	// User area 2 3.3V power
-	.vssa1(vssa1),	// User area 1 analog ground
-	.vssa2(vssa2),	// User area 2 analog ground
-	.vccd1(vccd1),	// User area 1 1.8V power
-	.vccd2(vccd2),	// User area 2 1.8V power
-	.vssd1(vssd1),	// User area 1 digital ground
-	.vssd2(vssd2),	// User area 2 digital ground
-    `endif
+localparam XSIZE = 30, YSIZE = 50, XTOP = 3, YTOP = 5;
+wire [YSIZE-1: 0] data_in_east;
+wire [YSIZE-1: 0] data_in_west;
+wire [XSIZE-1: 0] data_in_north;
+wire [XSIZE-1: 0] data_in_south;
+wire [YSIZE-1: 0] data_out_east;
+wire [YSIZE-1: 0] data_out_west;
+wire [XSIZE-1: 0] data_out_north;
+wire [XSIZE-1: 0] data_out_south;
+reg hold;
+wire [63:0] rdata;
+reg [63:0] wdata;
+reg write;
 
-    .wb_clk_i(wb_clk_i),
-    .wb_rst_i(wb_rst_i),
+chaos_array #(
+	.XSIZE(XSIZE),
+	.YSIZE(YSIZE),
+	.XTOP(XTOP),
+	.YTOP(YTOP),
+	.BASE_ADR(32'h 3000_0000)
+) chaos_array_inst (
+	// .vccd1(vccd1),
+	// .vssd1(vssd1),
+	.clk(wb_clk_i),
+	.reset(wb_rst_i),
+	.hold(hold),
+	.rdata(rdata),
+	.wdata(wdata),
+	.write(write),
+	.data_in_east(data_in_east),
+	.data_in_west(data_in_west),
+	.data_in_north(data_in_north),
+	.data_in_south(data_in_south),
+	.data_out_east(data_out_east),
+ 	.data_out_west(data_out_west),
+	.data_out_north(data_out_north),
+	.data_out_south(data_out_south)
+); 
 
-    // MGMT SoC Wishbone Slave
-
-    .wbs_cyc_i(wbs_cyc_i),
-    .wbs_stb_i(wbs_stb_i),
-    .wbs_we_i(wbs_we_i),
-    .wbs_sel_i(wbs_sel_i),
-    .wbs_adr_i(wbs_adr_i),
-    .wbs_dat_i(wbs_dat_i),
-    .wbs_ack_o(wbs_ack_o),
-    .wbs_dat_o(wbs_dat_o),
-
-    // Logic Analyzer
-
-    .la_data_in(la_data_in),
-    .la_data_out(la_data_out),
-    .la_oenb (la_oenb),
-
-    // IO Pads
-
-    .io_in (io_in),
-    .io_out(io_out),
-    .io_oeb(io_oeb),
-
-    // IRQ
-    .irq(user_irq)
-);
-
-endmodule	// user_project_wrapper
+endmodule // user_project_wrapper
 
 `default_nettype wire