/root/sky130_radtol_test_chip/Makefile
/root/sky130_radtol_test_chip/docs/environment.yml
/root/sky130_radtol_test_chip/docs/Makefile
/root/sky130_radtol_test_chip/docs/source/index.rst
/root/sky130_radtol_test_chip/docs/source/conf.py
/root/sky130_radtol_test_chip/mag/analog_switch_decoder/analog_switch_decoder.ext
/root/sky130_radtol_test_chip/mag/shift_reg/shift_reg.ext
/root/sky130_radtol_test_chip/xschem/xschemrc
/root/sky130_radtol_test_chip/xschem/example_por.sch
/root/sky130_radtol_test_chip/xschem/example_por.sym
/root/sky130_radtol_test_chip/xschem/example_por_tb.spice.orig
/root/sky130_radtol_test_chip/xschem/test.data
/root/sky130_radtol_test_chip/xschem/user_analog_project_wrapper.sym
/root/sky130_radtol_test_chip/xschem/example_por_tb.sch
/root/sky130_radtol_test_chip/xschem/user_analog_project_wrapper.sch
/root/sky130_radtol_test_chip/xschem/analog_wrapper_tb.sch
/root/sky130_radtol_test_chip/xschem/.spiceinit
/root/sky130_radtol_test_chip/openlane/Makefile
/root/sky130_radtol_test_chip/netgen/run_lvs_wrapper_verilog.sh
/root/sky130_radtol_test_chip/netgen/run_lvs_por.sh
/root/sky130_radtol_test_chip/netgen/run_lvs_wrapper_xschem.sh