verilog/sky130_osu_sc_tiehi.v

// type: TIEHI 
`timescale 1ns/10ps
`celldefine
module sky130_osu_sc_TIEHI (Y);
	output Y;

	// Function
	buf (Y, 1'b1);

	// Timing
	specify
	endspecify
endmodule
`endcelldefine