{
 "description": "sky130_fd_io__sio_macro consists of two SIO cells and a reference generator cell.",
 "file_prefix": "sky130_fd_io__top_sio_macro",
 "library": "sky130_fd_io",
 "name": "top_sio_macro",
 "parameters": [],
 "ports": [
  [
   "signal",
   "AMUXBUS_A",
   "inout",
   ""
  ],
  [
   "signal",
   "AMUXBUS_B",
   "inout",
   ""
  ],
  [
   "signal",
   "VINREF_DFT",
   "inout",
   ""
  ],
  [
   "signal",
   "VOUTREF_DFT",
   "inout",
   ""
  ],
  [
   "signal",
   "DFT_REFGEN",
   "input",
   ""
  ],
  [
   "signal",
   "HLD_H_N_REFGEN",
   "input",
   ""
  ],
  [
   "signal",
   "IBUF_SEL_REFGEN",
   "input",
   ""
  ],
  [
   "signal",
   "ENABLE_VDDA_H",
   "input",
   ""
  ],
  [
   "signal",
   "ENABLE_H",
   "input",
   ""
  ],
  [
   "signal",
   "VOHREF",
   "input",
   ""
  ],
  [
   "signal",
   "VREG_EN_REFGEN",
   "input",
   ""
  ],
  [
   "signal",
   "VTRIP_SEL_REFGEN",
   "input",
   ""
  ],
  [
   "signal",
   "TIE_LO_ESD",
   "output",
   "[1:0]"
  ],
  [
   "signal",
   "IN_H",
   "output",
   "[1:0]"
  ],
  [
   "signal",
   "IN",
   "output",
   "[1:0]"
  ],
  [
   "signal",
   "PAD_A_NOESD_H",
   "inout",
   "[1:0]"
  ],
  [
   "signal",
   "PAD",
   "inout",
   "[1:0]"
  ],
  [
   "signal",
   "PAD_A_ESD_1_H",
   "inout",
   "[1:0]"
  ],
  [
   "signal",
   "PAD_A_ESD_0_H",
   "inout",
   "[1:0]"
  ],
  [
   "signal",
   "SLOW",
   "input",
   "[1:0]"
  ],
  [
   "signal",
   "VTRIP_SEL",
   "input",
   "[1:0]"
  ],
  [
   "signal",
   "HLD_H_N",
   "input",
   "[1:0]"
  ],
  [
   "signal",
   "VREG_EN",
   "input",
   "[1:0]"
  ],
  [
   "signal",
   "VOH_SEL",
   "input",
   "[2:0]"
  ],
  [
   "signal",
   "INP_DIS",
   "input",
   "[1:0]"
  ],
  [
   "signal",
   "HLD_OVR",
   "input",
   "[1:0]"
  ],
  [
   "signal",
   "OE_N",
   "input",
   "[1:0]"
  ],
  [
   "signal",
   "VREF_SEL",
   "input",
   "[1:0]"
  ],
  [
   "signal",
   "IBUF_SEL",
   "input",
   "[1:0]"
  ],
  [
   "signal",
   "DM0",
   "input",
   "[2:0]"
  ],
  [
   "signal",
   "DM1",
   "input",
   "[2:0]"
  ],
  [
   "signal",
   "OUT",
   "input",
   "[1:0]"
  ],
  [
   "power",
   "VCCD",
   "inout",
   "supply1"
  ],
  [
   "power",
   "VCCHIB",
   "inout",
   "supply1"
  ],
  [
   "power",
   "VDDA",
   "inout",
   "supply1"
  ],
  [
   "power",
   "VDDIO",
   "inout",
   "supply1"
  ],
  [
   "power",
   "VDDIO_Q",
   "inout",
   "supply1"
  ],
  [
   "power",
   "VSSD",
   "inout",
   "supply0"
  ],
  [
   "power",
   "VSSIO",
   "inout",
   "supply0"
  ],
  [
   "power",
   "VSSIO_Q",
   "inout",
   "supply0"
  ],
  [
   "power",
   "VSWITCH",
   "inout",
   "supply1"
  ],
  [
   "power",
   "VSSA",
   "inout",
   "supply0"
  ]
 ],
 "type": "cell",
 "verilog_name": "sky130_fd_io__top_sio_macro"
}